JPH02101809A - 電流増幅装置 - Google Patents
電流増幅装置Info
- Publication number
- JPH02101809A JPH02101809A JP1210208A JP21020889A JPH02101809A JP H02101809 A JPH02101809 A JP H02101809A JP 1210208 A JP1210208 A JP 1210208A JP 21020889 A JP21020889 A JP 21020889A JP H02101809 A JPH02101809 A JP H02101809A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- emitter
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、入力電流を受け入れる入力端、出力電流を送
出する出力端、前記入力端に結合したベース・エミッタ
接合を有する第１トランジスタ、並びに、前記出力端に
結合したコレクタおよび電圧源と直列にして前記第１ト
ランジスタのベース・エミッタ接合に並列に接続したベ
ース・エミッタ接合を有する第２トランジスタを備えた
電流増幅装置に関するものである。
出する出力端、前記入力端に結合したベース・エミッタ
接合を有する第１トランジスタ、並びに、前記出力端に
結合したコレクタおよび電圧源と直列にして前記第１ト
ランジスタのベース・エミッタ接合に並列に接続したベ
ース・エミッタ接合を有する第２トランジスタを備えた
電流増幅装置に関するものである。
（従来の技術）
かかる電流増幅装置は、出力電流と入力電流との比が極
めて小さい減衰性電流ミラーとして用いられる。かかる
電流増幅装置は１０倍から１００万倍までの減衰係数を
実現することができる。
めて小さい減衰性電流ミラーとして用いられる。かかる
電流増幅装置は１０倍から１００万倍までの減衰係数を
実現することができる。
冒頭に述べた種類の電流増幅装置は、米国特許第３．８
２９．７８９号明細書によって知られている。この従来
の電流増幅装置においては、出力電流と入力電流との比
が第２トランジスタのエミッタに直列に接続した電圧源
の電圧値によって決まる。この回路構成においては、第
１と第２とのトランジスタが同一導電型になっている。
２９．７８９号明細書によって知られている。この従来
の電流増幅装置においては、出力電流と入力電流との比
が第２トランジスタのエミッタに直列に接続した電圧源
の電圧値によって決まる。この回路構成においては、第
１と第２とのトランジスタが同一導電型になっている。
上述した米国特許明細書にはＮＰＮ導電型のトランジス
タのみが図示されているが、図示の回路はＰＮＰ導電型
のトランジスタによっても構成することができる。第１
および第２のトランジスタをＮＰＮ導電型のものとする
と、入力電流、出力電流ともに電流増幅装置に流れ込み
、その結果、電流増幅装置は電流溜込型減衰性電流ミラ
ーとして動作する。また、第１および第２のトランジス
タをＰＮＰ導電型のものとすると、入力電流、出力電流
ともに電流増幅装置から流れ出し、その結果、電流増幅
装置は電流発生型減衰性電流ミラーとして動作する。
タのみが図示されているが、図示の回路はＰＮＰ導電型
のトランジスタによっても構成することができる。第１
および第２のトランジスタをＮＰＮ導電型のものとする
と、入力電流、出力電流ともに電流増幅装置に流れ込み
、その結果、電流増幅装置は電流溜込型減衰性電流ミラ
ーとして動作する。また、第１および第２のトランジス
タをＰＮＰ導電型のものとすると、入力電流、出力電流
ともに電流増幅装置から流れ出し、その結果、電流増幅
装置は電流発生型減衰性電流ミラーとして動作する。
（発明が解決しようとする課題）
集積回路において、ＰＮＰ ）ランジスタは、同等寸
法のＮＰＮ ）ランジスタより実質的に高い直列抵抗
を呈する。したがって、比較的小さい電流に対しても、
ＰＮＰダイオード、すなわち、ダイオード接続のＰＮＰ
）ランジスタに生ずる電圧降下は、ダイオード電流
とダイオード電圧との間の関係を示す周知のダイオード
特性式から予期される値より遥かに増大する。ＰＮＰ型
の従来周知の電流増幅装置においては、この直列抵抗が
回路動作に逆効果を及ぼし、ダイオード接続の第１トラ
ンジスタに生ずる電圧降下が入力電流の増大に伴って著
しく増大するので、出力電流が比例値より増大し、その
結果、電流増幅装置の電流変換が非線形となる。
法のＮＰＮ ）ランジスタより実質的に高い直列抵抗
を呈する。したがって、比較的小さい電流に対しても、
ＰＮＰダイオード、すなわち、ダイオード接続のＰＮＰ
）ランジスタに生ずる電圧降下は、ダイオード電流
とダイオード電圧との間の関係を示す周知のダイオード
特性式から予期される値より遥かに増大する。ＰＮＰ型
の従来周知の電流増幅装置においては、この直列抵抗が
回路動作に逆効果を及ぼし、ダイオード接続の第１トラ
ンジスタに生ずる電圧降下が入力電流の増大に伴って著
しく増大するので、出力電流が比例値より増大し、その
結果、電流増幅装置の電流変換が非線形となる。
かかる問題は、ＮＰＮ型の従来周知の電流増幅装置では
全く生じないか、極めて生じ難く、電流変換は、入出力
電流が同程度であればほぼ線形となる。
全く生じないか、極めて生じ難く、電流変換は、入出力
電流が同程度であればほぼ線形となる。
しかしながら、ＮＰＮ型の電流増幅装置は、前述したよ
うに、入出力電流をともに溜込むだけであるから、用途
が制限される。
うに、入出力電流をともに溜込むだけであるから、用途
が制限される。
（課題を解決するための手段）
本発明の目的は、はぼ線形の電流変換を行なう電流発生
型減衰性電流ミラーとして動作する電流増幅装置を提供
することにある。この目的を達成するために、冒頭に述
べた種類の本発明による電流増幅装置は、前記第１トラ
ンジスタをＮＰＮ導電型とするとともに、前記第２トラ
ンジスタをＰＮＰ導電型としたことを特徴とする。した
がって、入力電流は、ＰＮＰ ）ランジスタより実質
的に低い直列抵抗を有するダイオード接続のＮＰＮトラ
ンジスタを介して流れるので、その結果、この直列抵抗
における電圧降下によって生ずる非直線性が実質的に減
少する。
型減衰性電流ミラーとして動作する電流増幅装置を提供
することにある。この目的を達成するために、冒頭に述
べた種類の本発明による電流増幅装置は、前記第１トラ
ンジスタをＮＰＮ導電型とするとともに、前記第２トラ
ンジスタをＰＮＰ導電型としたことを特徴とする。した
がって、入力電流は、ＰＮＰ ）ランジスタより実質
的に低い直列抵抗を有するダイオード接続のＮＰＮトラ
ンジスタを介して流れるので、その結果、この直列抵抗
における電圧降下によって生ずる非直線性が実質的に減
少する。
しかして、出力電流と入力電流との比は、第２トランジ
スタのエミッタに直列に接続した電圧源の電圧値によっ
て決まる。前述した米国特許明細書によれば、実質的に
温度に依存する電流変換に対して、この電圧源の電圧値
は絶対温度に比例する必要がある。しかしながら、この
必要性は、第１および第２のトランジスタが同一導電型
の場合のみに生ずる。しかして、第１トランジスタをＮ
ＰＮ導電型とし、第２トランジスタをＰＮＰ導電型とす
る本発明の場合には、電流変換はＮＰＮ トランジス
タとＰＮＰ ）ランジスタとの特性の相違の影響も受
けるが、その影響に対しては、電圧源の電圧値を修正す
ることができる。そのために、本発明電流増幅装置は、
さらに、前記電圧源に、入力電流の通過のための入力端
、出力電流の通過のための出力端および共通端を有する
第１電流ミラー回路を備え、当該第１電流ミラー回路の
出入力電流の比をＮにほぼ等しくするとともに、前記電
圧源の出力電圧を供給するための抵抗を備え、ダイオー
ド接続にしたＮＰＮ導電型の第３トランジスタと前記第
２トランジスタのエミッタ領域のほぼＭ倍の大きさのエ
ミッタ領域を有するＰＮＰ導電型の第４トランジスタの
ベース・エミッタ接合との直列接続を当該抵抗に並列に
接続するとともに、前記第３トランジスタのエミッタを
前記第４トランジスタのベースと前記入力端を前記第４
トランジスタのコレクタに結合させた前記第１電流ミラ
ー回路の前記出力端とに結合させ、さらに、前記第１ト
ランジスタのエミッタ領域を前記第３トランジスタのエ
ミッタ領域のほぼに倍の大きさとしたことを特徴とする
。かかる構成の電圧源装置は、絶対温度に比例するばか
りでなり、ＰＮＰトランジスタとＮＰＮ ）ランジス
タとの特性の相違に応じて修正された値の電圧を供給す
る。すなわち、電圧源装置における第１電流ミラー回路
の電流利得係数をＮに等しく選定し、第４トランジスタ
と第２トランジスタとのエミッタ領域の大きさの比をＭ
に等しく選定し、さらに、第１トランジスタのエミッタ
領域を第３トランジスタのエミッタ領域のに倍の大きさ
にすることにより、出力電流と入力電流との比をに、Ｍ
およびＮの積の逆数に等しくすることができる。
スタのエミッタに直列に接続した電圧源の電圧値によっ
て決まる。前述した米国特許明細書によれば、実質的に
温度に依存する電流変換に対して、この電圧源の電圧値
は絶対温度に比例する必要がある。しかしながら、この
必要性は、第１および第２のトランジスタが同一導電型
の場合のみに生ずる。しかして、第１トランジスタをＮ
ＰＮ導電型とし、第２トランジスタをＰＮＰ導電型とす
る本発明の場合には、電流変換はＮＰＮ トランジス
タとＰＮＰ ）ランジスタとの特性の相違の影響も受
けるが、その影響に対しては、電圧源の電圧値を修正す
ることができる。そのために、本発明電流増幅装置は、
さらに、前記電圧源に、入力電流の通過のための入力端
、出力電流の通過のための出力端および共通端を有する
第１電流ミラー回路を備え、当該第１電流ミラー回路の
出入力電流の比をＮにほぼ等しくするとともに、前記電
圧源の出力電圧を供給するための抵抗を備え、ダイオー
ド接続にしたＮＰＮ導電型の第３トランジスタと前記第
２トランジスタのエミッタ領域のほぼＭ倍の大きさのエ
ミッタ領域を有するＰＮＰ導電型の第４トランジスタの
ベース・エミッタ接合との直列接続を当該抵抗に並列に
接続するとともに、前記第３トランジスタのエミッタを
前記第４トランジスタのベースと前記入力端を前記第４
トランジスタのコレクタに結合させた前記第１電流ミラ
ー回路の前記出力端とに結合させ、さらに、前記第１ト
ランジスタのエミッタ領域を前記第３トランジスタのエ
ミッタ領域のほぼに倍の大きさとしたことを特徴とする
。かかる構成の電圧源装置は、絶対温度に比例するばか
りでなり、ＰＮＰトランジスタとＮＰＮ ）ランジス
タとの特性の相違に応じて修正された値の電圧を供給す
る。すなわち、電圧源装置における第１電流ミラー回路
の電流利得係数をＮに等しく選定し、第４トランジスタ
と第２トランジスタとのエミッタ領域の大きさの比をＭ
に等しく選定し、さらに、第１トランジスタのエミッタ
領域を第３トランジスタのエミッタ領域のに倍の大きさ
にすることにより、出力電流と入力電流との比をに、Ｍ
およびＮの積の逆数に等しくすることができる。
本発明電流増幅装置の構成例は、さらに前記第１電流ミ
ラー回路にそれぞれＮＰＮ導電型とした第５および第６
のトランジスタを備え、当該第５トランジスタのエミッ
タ領域を当該第６トランジスタのエミッタ領域のほぼＮ
倍の大きさとし、前記第５および前記第６のトランジス
タのベース・エミッタ接合を相互に並列に接続し、当該
第５トランジスタのコレクタ・エミッタ間通路を前記第
１電流ミラー回路の前記出力端と前記共通端との間に接
続するとともに、当該第６トランジスタのコレクタ・エ
ミッタ間通路を前記第１電流ミラー回路の前記入力端と
前記共通端との間に接続したことを特徴とする。この構
成例においては、第１電流ミラー回路に、エミッタ領域
の大きさの相互の比をにＮとした２個のＮＰＮ ｌ−
ランジスタを備えており、その結果、電流増幅装置の出
力電流と入力電流との比が、専ら、各トランジスタ間の
各種寸法の比（Ｋ、 Ｍ、 Ｎ）によって決まるよう
になった。これらの寸法比は極めて正確に求めることが
できるので、その結果、電流増幅装置の電流比を極めて
精密に決めることが可能となった。
ラー回路にそれぞれＮＰＮ導電型とした第５および第６
のトランジスタを備え、当該第５トランジスタのエミッ
タ領域を当該第６トランジスタのエミッタ領域のほぼＮ
倍の大きさとし、前記第５および前記第６のトランジス
タのベース・エミッタ接合を相互に並列に接続し、当該
第５トランジスタのコレクタ・エミッタ間通路を前記第
１電流ミラー回路の前記出力端と前記共通端との間に接
続するとともに、当該第６トランジスタのコレクタ・エ
ミッタ間通路を前記第１電流ミラー回路の前記入力端と
前記共通端との間に接続したことを特徴とする。この構
成例においては、第１電流ミラー回路に、エミッタ領域
の大きさの相互の比をにＮとした２個のＮＰＮ ｌ−
ランジスタを備えており、その結果、電流増幅装置の出
力電流と入力電流との比が、専ら、各トランジスタ間の
各種寸法の比（Ｋ、 Ｍ、 Ｎ）によって決まるよう
になった。これらの寸法比は極めて正確に求めることが
できるので、その結果、電流増幅装置の電流比を極めて
精密に決めることが可能となった。
実際には、これらの寸法比に、 ＭおよびＮを無限に大
きくすることはできないので、実現し得る最大電流減衰
には限度がある。したがって、できるだけ大きい電流減
衰を実現するために、本発明電流増幅装置は、さらに、
前記電圧源に、入力電流の通過のための入力端、出力電
流の通過のための出力端および共通端を有する第２電流
ミラー回路を備え、当該第２電流ミラー回路の出入力電
流の比をＰにほぼ等しくし、当該第２電流ミラー回路の
前記入力端を前記第１電流ミラー回路の前記共通端に結
合させるとともに、当該第２電流ミラー回路の前記出力
端を前記第３トランジスタのエミッタに結合させたこと
を特徴とする。電流利得係数Ｐを有する第２電流ミラー
回路の添加により、電流増幅装置における出力電流と入
力電流との比はに−Ｍ・ （Ｐ・（Ｎ＋１） ＋Ｎ）の
逆数に等しくなる。
きくすることはできないので、実現し得る最大電流減衰
には限度がある。したがって、できるだけ大きい電流減
衰を実現するために、本発明電流増幅装置は、さらに、
前記電圧源に、入力電流の通過のための入力端、出力電
流の通過のための出力端および共通端を有する第２電流
ミラー回路を備え、当該第２電流ミラー回路の出入力電
流の比をＰにほぼ等しくし、当該第２電流ミラー回路の
前記入力端を前記第１電流ミラー回路の前記共通端に結
合させるとともに、当該第２電流ミラー回路の前記出力
端を前記第３トランジスタのエミッタに結合させたこと
を特徴とする。電流利得係数Ｐを有する第２電流ミラー
回路の添加により、電流増幅装置における出力電流と入
力電流との比はに−Ｍ・ （Ｐ・（Ｎ＋１） ＋Ｎ）の
逆数に等しくなる。
その第２電流ミラー回路は第１電流ミラー回路と同じ構
成であるから、電流増幅装置における入力電流と出力電
流との比は、矢張り、専ら、トランジスタ間の各種寸法
比によって決まる。
成であるから、電流増幅装置における入力電流と出力電
流との比は、矢張り、専ら、トランジスタ間の各種寸法
比によって決まる。
本発明電流増幅装置の平衡型にした構成例は、第１電流
ミラー回路と同一の第２電流ミラー回路を備え、当該第
１および当該第２の電流ミラー回路が共通の電圧源を有
することを特徴とする。
ミラー回路と同一の第２電流ミラー回路を備え、当該第
１および当該第２の電流ミラー回路が共通の電圧源を有
することを特徴とする。
（実施例）
以下に図面を参照して実施例につき、本発明の詳細な説
明する。
明する。
まず、第１ａ図および第１ｂ図に、出力電流Ｉ。ｕＬを
入力電流１１ｈより実質的に小さくし得る従来型の電流
増幅装置を２種顕示す。かかる電流増幅装置は減衰性電
流ミラーとして動作する。第１ａ図にはＮＰＮ ｌ−
ランジスタを用いたものを示し、第１ｂ図にはＰＮＰ
）ランジスタを用いたものを示す。これらの電流増幅
装置は、いずれも、ダイオード接続にした第１トランジ
スタＴ１およびエミッタを電圧源４に直列にした第２ト
ランジスタＴ２を備えている。トランジスタＴ２のベー
ス・エミッタ接合と電圧源４との直列接続は、トランジ
スタＴ１のベース・エミッタ接合に並列に接続しである
。入力電流１１、、が流入する入力端１は、トランジス
タＴ１のベース・エミッタ接合点に結合しており、出力
電流Ｉ ｏｕｔが流出する出力端２はトランジスタＴ２
のコレクタに接合している。トランジスタＴ１のエミッ
タおよび電圧源４は、ともに、適切な電位に保持した共
通端３に接続しである。ＮＰＮ型では、入力電流１１お
よび出力電流１ ｏｕｔはそれぞれ入力端１および出力
端２を介して電流増幅装置に流入し、ともに共通端３を
介して流出するので、この装置は電流溜込型電流ミラー
を構成する。一方、ＰＮＰ型では、入力電流１１ｈおよ
び出力電流■。ｕｔはそれぞれ入力端１および出力端２
を介して電流増幅装置から流出し、ともに共通端３を介
して流入するので、この装置は電流発生型電流ミラーを
構成する。
入力電流１１ｈより実質的に小さくし得る従来型の電流
増幅装置を２種顕示す。かかる電流増幅装置は減衰性電
流ミラーとして動作する。第１ａ図にはＮＰＮ ｌ−
ランジスタを用いたものを示し、第１ｂ図にはＰＮＰ
）ランジスタを用いたものを示す。これらの電流増幅
装置は、いずれも、ダイオード接続にした第１トランジ
スタＴ１およびエミッタを電圧源４に直列にした第２ト
ランジスタＴ２を備えている。トランジスタＴ２のベー
ス・エミッタ接合と電圧源４との直列接続は、トランジ
スタＴ１のベース・エミッタ接合に並列に接続しである
。入力電流１１、、が流入する入力端１は、トランジス
タＴ１のベース・エミッタ接合点に結合しており、出力
電流Ｉ ｏｕｔが流出する出力端２はトランジスタＴ２
のコレクタに接合している。トランジスタＴ１のエミッ
タおよび電圧源４は、ともに、適切な電位に保持した共
通端３に接続しである。ＮＰＮ型では、入力電流１１お
よび出力電流１ ｏｕｔはそれぞれ入力端１および出力
端２を介して電流増幅装置に流入し、ともに共通端３を
介して流出するので、この装置は電流溜込型電流ミラー
を構成する。一方、ＰＮＰ型では、入力電流１１ｈおよ
び出力電流■。ｕｔはそれぞれ入力端１および出力端２
を介して電流増幅装置から流出し、ともに共通端３を介
して流入するので、この装置は電流発生型電流ミラーを
構成する。
トランジスタのベース・エミッタ間電圧ＶＢＥは周知の
次式（１）によりコレクタ電流に関係している。
次式（１）によりコレクタ電流に関係している。
ＶＢＥ ＝ＶＴ” ｆｎ （１／Ｉｓ）
（１）ここに、 ＶＴ＝（ｋ” Ｔ）／ｑ＝熱電圧
ｌ５＝）ランジスタの飽和電流 に＝ボルツマン定数 ｑ＝単位電荷 Ｔ＝絶対温度 第１図示の構成では次式（２）が成り立つ。
（１）ここに、 ＶＴ＝（ｋ” Ｔ）／ｑ＝熱電圧
ｌ５＝）ランジスタの飽和電流 に＝ボルツマン定数 ｑ＝単位電荷 Ｔ＝絶対温度 第１図示の構成では次式（２）が成り立つ。
ＶＢＢ、 ＝ＶＢＢ２＋ Ｕ （
２）ここに、ＶＢＢ、およびＶＢＢ２はそれぞれトラン
ジスタＴ１およびＴ２のベース・エミッタ間電圧であり
、Ｕは電圧源４の電圧である。
２）ここに、ＶＢＢ、およびＶＢＢ２はそれぞれトラン
ジスタＴ１およびＴ２のベース・エミッタ間電圧であり
、Ｕは電圧源４の電圧である。
小さいベース電流を無視して（１）式を（２）式に代入
すれば次式（３）が得られる。
すれば次式（３）が得られる。
ＶＴｊ’ｎ（Ｉ＋ｈ／１ｉｔ）＝ＶＴｎｎ（Ｉｏｕｔ／
ｌ５２） 十ｕ （３）ここに、Ｉｉ＋およびＩｉ２
はそれぞれトランジス夕Ｔ、およびＴ２の飽和電流であ
る。トランジスタＴ１とＴ２とが同型であれば、（３）
式は次式（４）となる。
ｌ５２） 十ｕ （３）ここに、Ｉｉ＋およびＩｉ２
はそれぞれトランジス夕Ｔ、およびＴ２の飽和電流であ
る。トランジスタＴ１とＴ２とが同型であれば、（３）
式は次式（４）となる。
Ｕ＝ＶＴｊｉ！ｎ（Ｉｔｎ／１ｏｕｔ ）＝ ＶＴｊ
’ｎ（ｒｏｕｔ ／Ｉｔｎ）（４）したがって、温度依
存電流伝達Ｉ。ｕｔ ／ Ｉ ｉｎに対しては電圧源４
の電圧Ｕは絶対温度に比例しなければならない。その電
圧Ｕは電流伝達Ｉ。ｕｔ ／■１が所望値を有するよう
に選定する。
’ｎ（ｒｏｕｔ ／Ｉｔｎ）（４）したがって、温度依
存電流伝達Ｉ。ｕｔ ／ Ｉ ｉｎに対しては電圧源４
の電圧Ｕは絶対温度に比例しなければならない。その電
圧Ｕは電流伝達Ｉ。ｕｔ ／■１が所望値を有するよう
に選定する。
第２ａ図および第２ｂ図には、第１ａ図および第１ｂ図
にそれぞれ示した構成による集積回路の電圧Ｕ＝１５０
、１７５および２００ｍＶに対する電流伝達特性をそれ
ぞれ示す。集積化したＮＰＮ型の電流伝達特性において
は、第２ａ図に示すように、出力電流Ｉ ａｕｔが入力
電流１１ｎのほぼ線形関数として増大し、−方、第２ｂ
図に示す電流伝達特性を有する集積化したＰＮＰ型にお
いては、出力電流■。、は、入力電流１１ｎにほぼ比例
した関数以上に増大する。このことは、同等寸法の集積
化ＮＰＮ ）ランジスタに比して集積化ＰＮＰ ）
ランジスタの直列抵抗が比較的高いために生ずる。該当
トランジスタのエミッタに直列と考えられる直列抵抗の
故に、入力電流１１ｎは、ダイオード接続トランジスタ
Ｔ、に付加的電圧降下を発生させる。この付加的電圧降
下は、トランジスタＴ２のベース・エミッタ接合にも現
れるので、このトランジスタに流れる電流は、（４）式
から予期される値より大きくなる。その結果、第１ｂ図
に示したＰＮＰ型電流増幅装置においては、その非線形
電流伝達の故に、集積回路化した減衰性電流ミラーとし
ては比較的不適切である。したしながら、集積回路の設
訂に際して、電流溜込型ＮＰＮ電流増幅装置を選ぶこと
は必ずしも許されない。
にそれぞれ示した構成による集積回路の電圧Ｕ＝１５０
、１７５および２００ｍＶに対する電流伝達特性をそれ
ぞれ示す。集積化したＮＰＮ型の電流伝達特性において
は、第２ａ図に示すように、出力電流Ｉ ａｕｔが入力
電流１１ｎのほぼ線形関数として増大し、−方、第２ｂ
図に示す電流伝達特性を有する集積化したＰＮＰ型にお
いては、出力電流■。、は、入力電流１１ｎにほぼ比例
した関数以上に増大する。このことは、同等寸法の集積
化ＮＰＮ ）ランジスタに比して集積化ＰＮＰ ）
ランジスタの直列抵抗が比較的高いために生ずる。該当
トランジスタのエミッタに直列と考えられる直列抵抗の
故に、入力電流１１ｎは、ダイオード接続トランジスタ
Ｔ、に付加的電圧降下を発生させる。この付加的電圧降
下は、トランジスタＴ２のベース・エミッタ接合にも現
れるので、このトランジスタに流れる電流は、（４）式
から予期される値より大きくなる。その結果、第１ｂ図
に示したＰＮＰ型電流増幅装置においては、その非線形
電流伝達の故に、集積回路化した減衰性電流ミラーとし
ては比較的不適切である。したしながら、集積回路の設
訂に際して、電流溜込型ＮＰＮ電流増幅装置を選ぶこと
は必ずしも許されない。
第３ａ図には本発明による電流増幅装置を示す。
この電流増幅装置においては、ダイオード接続にした第
１トランジスタＴ、はＮＰＮ導電型であり、第２トラン
ジスタＴ２はＰＮＰ導電型である。第１トランジスタＴ
、のエミッタは第２トランジスタＴ２のベースに接続す
るとともに、入力端１に結合させてあり、また、第１ト
ランジスタＴ、のコレクタ・ベース接合点は共通端３に
接続しである。一方、第２トランジスタＴ２のコレクタ
は出力端２に結合させてあり、電圧源４は共通端３に接
続しであるので、第２トランジスタＴ２のベース・エミ
ッタ接合と電圧源４との直列接続は第１トランジスタＴ
１のベース・エミッタ接合に並列に接続される。その結
果、入力電流Ｉｉｎは実質的に低い直列抵抗を有するＮ
ＰＮ ）ランジスタに流れることになり、その直列抵
抗に生ずる電圧降下は無視し得る程度となる。したがっ
て、同等の入出力電流に対し、第３ａ図に示す構成の本
発明電流増幅装置は、第３ｂ図に示す本発明装置の電流
伝達特性から明らかなように、第１ｂ図に示した従来装
置よりも遥かに良好な直線性を有している。第３ａ図に
示す電流増幅装置においては、各トランジスタが互いに
異なる導電性を有しているので、最早、前述した（４）
式は成立たず、つぎの（５）式のように書き直される。
１トランジスタＴ、はＮＰＮ導電型であり、第２トラン
ジスタＴ２はＰＮＰ導電型である。第１トランジスタＴ
、のエミッタは第２トランジスタＴ２のベースに接続す
るとともに、入力端１に結合させてあり、また、第１ト
ランジスタＴ、のコレクタ・ベース接合点は共通端３に
接続しである。一方、第２トランジスタＴ２のコレクタ
は出力端２に結合させてあり、電圧源４は共通端３に接
続しであるので、第２トランジスタＴ２のベース・エミ
ッタ接合と電圧源４との直列接続は第１トランジスタＴ
１のベース・エミッタ接合に並列に接続される。その結
果、入力電流Ｉｉｎは実質的に低い直列抵抗を有するＮ
ＰＮ ）ランジスタに流れることになり、その直列抵
抗に生ずる電圧降下は無視し得る程度となる。したがっ
て、同等の入出力電流に対し、第３ａ図に示す構成の本
発明電流増幅装置は、第３ｂ図に示す本発明装置の電流
伝達特性から明らかなように、第１ｂ図に示した従来装
置よりも遥かに良好な直線性を有している。第３ａ図に
示す電流増幅装置においては、各トランジスタが互いに
異なる導電性を有しているので、最早、前述した（４）
式は成立たず、つぎの（５）式のように書き直される。
Ｕ＝−ＶＴｌｎ（Ｉｏｕｔ ／Ｉｔｎ” Ｌｐ／Ｉｓ
ｊ （５）ここに、Ｉ ｓｐはＰＮＰ ）ラン
ジスタの飽和電流であり、ＩｓゎはＮＰＮ トランジ
スタの飽和電流である。
ｊ （５）ここに、Ｉ ｓｐはＰＮＰ ）ラン
ジスタの飽和電流であり、ＩｓゎはＮＰＮ トランジ
スタの飽和電流である。
−旦選定した電流伝達工。ｕｔ ／［ｔｈが確実にでき
るだけ変わらないようにするために、電圧源Ｕが絶対温
度に比例するだけではなく、ＰＮＰ）ランジスタとＮＰ
Ｎ トランジスタとの飽和電流の差に対応した修正係
数を含むようにする必要がある。
るだけ変わらないようにするために、電圧源Ｕが絶対温
度に比例するだけではなく、ＰＮＰ）ランジスタとＮＰ
Ｎ トランジスタとの飽和電流の差に対応した修正係
数を含むようにする必要がある。
第４ａ図には、上述の要求を満たす電圧源を備えた第３
図示の電流増幅装置を示す。第４ａ図において第３ａ図
における対応する各構成要素には同じ記号を付しである
。本発明による電圧源は、抵抗Ｒ２ＰＮＰ ）ランジ
スタＴ１、ダイオード接続ＮＰＮ ）ランジスタＴ３
および第１電流ミラー回路ＣＭＩを備えている。抵抗Ｒ
に生ずる電圧降下は電圧Ｕとなり、出力電流■。、によ
って抵抗Ｒに生ずる電圧降下は、確実に、この抵抗Ｒに
生ずる電圧Ｕより小さい。第２トランジスタＴ２のエミ
ッタは、抵抗Ｒを介して共通端３に接続するとともに、
ＰＮＰ ）ランジスタＴ、のエミッタにも接続しであ
る。ダイオード接続ＮＰＮ ）ランジスタＴ、は、抵
抗ＲとトランジスタＴ４のベース・エミッタ接合との直
列接続に並列に接続してあり、トランジスタＴ３のコレ
クタ・ベース接合点は、共通端３に接続してあり、さら
に、トランジスタＴ３のエミッタは、トランジスタＴ４
のベースに接続しである。トランジスタＴ４のコレクタ
は、第１電流ミラー回路ＣＭＩの入力端５に結合してお
り、トランジスタＴ３のエミッタは、第１電流ミラー回
路ＣＭＩの出力端６に接続してあり、第１電流ミラー回
路ＣＭＩは、さらに図示しない適切な電圧に結合した共
通端７を備えている。この第１電流ミラー回路ＣＭＩは
、電流利得Ｎ１すなわち、入力端５における電流のＮ倍
の出力端６における電流を有している。さらに、同一導
電型トランジスタのエミッタ領域の基準トランジスタに
対する相対値を第４ａ図に括弧で囲んで示す。トランジ
スタＴ２をＰＮＰ基準トランジスタとし、トランジスタ
Ｔ３をＮＰＮ基準トランジスタとすると、結局、ＮＰＮ
トランジスタＴ１はＮＰＮ基準トランジスタＴ３の
に倍のエミッタ領域を有しており、ＰＮＰトランジスタ
Ｔ４はＰＮＰ基準トランジスタＴ２のＭ倍のエミッタ領
域を有している。一方、トランジスタの飽和電流はエミ
ッタ領域に比例しており、したがって、例えば、ＰＮＰ
トランジスタＴ２およびＴ４については、ｌ５ｐ４
＝Ｍ ’ Ｉ ＳＦ３ が成立ち、同様の関係が他のトランジスタについても成
立つ。トランジスタＴ、に流れる電流を１４とし、トラ
ンジスタＴ、に流れる電流をＩ、とすると、第１電流ミ
ラー回路ＣＭＩは電流Ｉ４をＮ倍に増幅し、！３＝ Ｎ
’ １４となる。一方、次式（６）が成立っている。
図示の電流増幅装置を示す。第４ａ図において第３ａ図
における対応する各構成要素には同じ記号を付しである
。本発明による電圧源は、抵抗Ｒ２ＰＮＰ ）ランジ
スタＴ１、ダイオード接続ＮＰＮ ）ランジスタＴ３
および第１電流ミラー回路ＣＭＩを備えている。抵抗Ｒ
に生ずる電圧降下は電圧Ｕとなり、出力電流■。、によ
って抵抗Ｒに生ずる電圧降下は、確実に、この抵抗Ｒに
生ずる電圧Ｕより小さい。第２トランジスタＴ２のエミ
ッタは、抵抗Ｒを介して共通端３に接続するとともに、
ＰＮＰ ）ランジスタＴ、のエミッタにも接続しであ
る。ダイオード接続ＮＰＮ ）ランジスタＴ、は、抵
抗ＲとトランジスタＴ４のベース・エミッタ接合との直
列接続に並列に接続してあり、トランジスタＴ３のコレ
クタ・ベース接合点は、共通端３に接続してあり、さら
に、トランジスタＴ３のエミッタは、トランジスタＴ４
のベースに接続しである。トランジスタＴ４のコレクタ
は、第１電流ミラー回路ＣＭＩの入力端５に結合してお
り、トランジスタＴ３のエミッタは、第１電流ミラー回
路ＣＭＩの出力端６に接続してあり、第１電流ミラー回
路ＣＭＩは、さらに図示しない適切な電圧に結合した共
通端７を備えている。この第１電流ミラー回路ＣＭＩは
、電流利得Ｎ１すなわち、入力端５における電流のＮ倍
の出力端６における電流を有している。さらに、同一導
電型トランジスタのエミッタ領域の基準トランジスタに
対する相対値を第４ａ図に括弧で囲んで示す。トランジ
スタＴ２をＰＮＰ基準トランジスタとし、トランジスタ
Ｔ３をＮＰＮ基準トランジスタとすると、結局、ＮＰＮ
トランジスタＴ１はＮＰＮ基準トランジスタＴ３の
に倍のエミッタ領域を有しており、ＰＮＰトランジスタ
Ｔ４はＰＮＰ基準トランジスタＴ２のＭ倍のエミッタ領
域を有している。一方、トランジスタの飽和電流はエミ
ッタ領域に比例しており、したがって、例えば、ＰＮＰ
トランジスタＴ２およびＴ４については、ｌ５ｐ４
＝Ｍ ’ Ｉ ＳＦ３ が成立ち、同様の関係が他のトランジスタについても成
立つ。トランジスタＴ、に流れる電流を１４とし、トラ
ンジスタＴ、に流れる電流をＩ、とすると、第１電流ミ
ラー回路ＣＭＩは電流Ｉ４をＮ倍に増幅し、！３＝ Ｎ
’ １４となる。一方、次式（６）が成立っている。
Ｕ ＋ＶＢＢ４＝ＶＢＬ （６）こ
こに、ＶＢＢ４およびＶＢＢ、はトランジスタＴ４およ
びＴ３のベース・エミッタ間電圧である。前述したよう
に考えて（１〕式を用いるとつぎの（７）式が成立つ。
こに、ＶＢＢ４およびＶＢＢ、はトランジスタＴ４およ
びＴ３のベース・エミッタ間電圧である。前述したよう
に考えて（１〕式を用いるとつぎの（７）式が成立つ。
Ｕ＋ＶＴＡｎ（Ｉａ（Ｍ−Ｉ ５ｐ）） ＝ｖ’ｒ −
ｆ！ｎ＜Ｎ ・＋４／ｌＳ、＞ （７）この（７）式は
、つぎの（８）式のように変形される。
ｆ！ｎ＜Ｎ ・＋４／ｌＳ、＞ （７）この（７）式は
、つぎの（８）式のように変形される。
Ｕ＝ＶＴ Ａｎ（Ｍ−Ｎ−Ｉ −ｐ／ Ｉ −、、）
（８）この電圧値は、絶対温度に比例するととも
に、ＰＮＰトランジスタとＮＰＮ ）ランジスタとの
飽和電流の相違に対応した修正係数を含んでいる。
（８）この電圧値は、絶対温度に比例するととも
に、ＰＮＰトランジスタとＮＰＮ ）ランジスタとの
飽和電流の相違に対応した修正係数を含んでいる。
したがって、トランジスタＴ１およびＴ２に対する電流
伝達は、つぎのように計算することができる。
伝達は、つぎのように計算することができる。
ＶＢＢ、 ＝ＶＢＥ２＋ Ｕ （９
）ＶＴβｎ（Ｉ ｔｎ（Ｋ ＊ Ｉ ｓＪ） ＝ＶＴ
ｆｎ（１ｏｕｔ ／ｌ１ｐ） ＋＋ＶＴｊ！口（Ｍ
−Ｎ −Ｉ 、、／Ｉ、ｈ） α１この００式
からつぎのようになる。
）ＶＴβｎ（Ｉ ｔｎ（Ｋ ＊ Ｉ ｓＪ） ＝ＶＴ
ｆｎ（１ｏｕｔ ／ｌ１ｐ） ＋＋ＶＴｊ！口（Ｍ
−Ｎ −Ｉ 、、／Ｉ、ｈ） α１この００式
からつぎのようになる。
ｉｎ （Ｉａｕｔ ／Ｉ ｓｐ ）＋ｆｎ （Ｋ−Ｉｉ
ｈ／ｌｉｔ、） ＋＋ｊ２ｎ （Ｍ−Ｎ−Ｌｐ／ｌ５ｈ
） ＝。
ｈ／ｌｉｔ、） ＋＋ｊ２ｎ （Ｍ−Ｎ−Ｌｐ／ｌ５ｈ
） ＝。
００シたがって、つぎのようになる。
（ｌ０ｕｔ ／ ｌｌ−） Ｋ−Ｍ−Ｎ＝ Ｉ
Ｑ２１もしくは １、ｕｔ ／Ｉ１．−１／ （Ｋ−Ｍ−Ｎ） Ｑ３
１第４ｂ図および第４Ｃ図には、それぞれ、電流利得Ｎ
を有する電流ミラー回路の構成例を示し、両方ともベー
ス・エミッタ接合を互いに並列に接続した２個のＮＰＮ
）ランジスタＴ、およびＴ６を有している。トラン
ジスタＴ５およびＴ６の各エミッタは共通端７に結合し
ており、トランジスタＴ、のコレクタは出力端６に結合
しており、トランジスタＴ６のコレクタは入力端５に結
合している。第４ｂ図に示す構成においては、トランジ
スタＴ６はダイオードのように接続してあり、トランジ
スタＴ６のコレクタとベースとの間の電圧差は短絡回路
によって一定に保持されており、また、第４Ｃ図に示す
構成においては、電圧ホロワ−として動作するトランジ
スタＴ、６によって一定に保持されている。トランジス
タＴ、のエミッタ領域は、トランジスタＴ６のエミッタ
領域のＮ倍の大きさであるから、出力端６における電流
は入力端５における電流のＮ倍の大きさになっている。
Ｑ２１もしくは １、ｕｔ ／Ｉ１．−１／ （Ｋ−Ｍ−Ｎ） Ｑ３
１第４ｂ図および第４Ｃ図には、それぞれ、電流利得Ｎ
を有する電流ミラー回路の構成例を示し、両方ともベー
ス・エミッタ接合を互いに並列に接続した２個のＮＰＮ
）ランジスタＴ、およびＴ６を有している。トラン
ジスタＴ５およびＴ６の各エミッタは共通端７に結合し
ており、トランジスタＴ、のコレクタは出力端６に結合
しており、トランジスタＴ６のコレクタは入力端５に結
合している。第４ｂ図に示す構成においては、トランジ
スタＴ６はダイオードのように接続してあり、トランジ
スタＴ６のコレクタとベースとの間の電圧差は短絡回路
によって一定に保持されており、また、第４Ｃ図に示す
構成においては、電圧ホロワ−として動作するトランジ
スタＴ、６によって一定に保持されている。トランジス
タＴ、のエミッタ領域は、トランジスタＴ６のエミッタ
領域のＮ倍の大きさであるから、出力端６における電流
は入力端５における電流のＮ倍の大きさになっている。
その結果、第４ａ図に示した電流増幅装置の電流伝達１
、、ｕｔ ／ Ｉ ｔ、、は、専ら、使用されている
トランジスタの寸法間の比に、 ＭおよびＮによって決
まり、温度および飽和電流の避は難い拡がりには関係な
いことになる。
、、ｕｔ ／ Ｉ ｔ、、は、専ら、使用されている
トランジスタの寸法間の比に、 ＭおよびＮによって決
まり、温度および飽和電流の避は難い拡がりには関係な
いことになる。
実際に、これらの比に、 ＭおよびＮは任意の大きさに
選定することができず、したがって、達成し得る電流利
得に、Ｍ、Ｈには限度がある。
選定することができず、したがって、達成し得る電流利
得に、Ｍ、Ｈには限度がある。
第５ａ図には、−層高度の減衰を達成し得るようにした
本発明の電流増幅装置を示し、第４ａ図と同じ構成要素
には同一符号を付してあり、第２電流ミラー回路ＣＭ２
を付加しである。この第２電流ミラー回路ＣＭ２の入力
端８は第１電流ミラー回路ＣＩＪ ｌの共通端７に結合
しており、出力端９はトランジスタＴ３のエミッタに結
合しており、共通端１０は図示してない適切な電位に結
合している。第２電流ミラー回路ＣＭ２は電流利得Ｐを
有しており、電流Ｉ３は電流Ｎ−１，と電流■５とに分
離されるので、つぎの０４）式が成立つ。
本発明の電流増幅装置を示し、第４ａ図と同じ構成要素
には同一符号を付してあり、第２電流ミラー回路ＣＭ２
を付加しである。この第２電流ミラー回路ＣＭ２の入力
端８は第１電流ミラー回路ＣＩＪ ｌの共通端７に結合
しており、出力端９はトランジスタＴ３のエミッタに結
合しており、共通端１０は図示してない適切な電位に結
合している。第２電流ミラー回路ＣＭ２は電流利得Ｐを
有しており、電流Ｉ３は電流Ｎ−１，と電流■５とに分
離されるので、つぎの０４）式が成立つ。
１３＝ Ｎ −１，＋［５Ｑ４）
第２電流ミラー回路ＣＭ２の入力端８に流れる電流は、
第１電流ミラー回路ＣＭＩの入力電流Ｉ４と出力電流Ｎ
−Ｉ４との和、すなわち、（Ｎ＋１）＋４に等しく、電
流■、はこの電流のＰ倍であるから、つぎの０５）式が
成立つ。
第１電流ミラー回路ＣＭＩの入力電流Ｉ４と出力電流Ｎ
−Ｉ４との和、すなわち、（Ｎ＋１）＋４に等しく、電
流■、はこの電流のＰ倍であるから、つぎの０５）式が
成立つ。
１５＝Ｐ・（（Ｎ＋１）＋４） αωし
たがって、０４）式とＱつ式とを組合わせると、つぎの
００式が得られる。
たがって、０４）式とＱつ式とを組合わせると、つぎの
００式が得られる。
＋３＝ （Ｎ十Ｐ（Ｎ＋１） ） ’１．
Ｑｅ第５ａ図に示した電流増幅装置の電流伝達は、上述
の各式（６）乃至０■によって計算することができ、つ
ぎの０″ｒ）式が得られる。
Ｑｅ第５ａ図に示した電流増幅装置の電流伝達は、上述
の各式（６）乃至０■によって計算することができ、つ
ぎの０″ｒ）式が得られる。
■。ｕｔ／Ｉｌ、、−１／（Ｋ−Ｍ・（Ｎ＋Ｐ（Ｎ＋１
）））０７）第５ｂ図および第５ｃ図には第２電流ミラ
ー回路ＣＭ２の構成例をそれぞれ示す。これらの構成例
は、第４ｂ図および第４ｃ図に示した構成例と同一構成
であるが、トランジスタＴ、に対応するトランジスタＴ
７のエミッタ領域が、トランジスタＴ６に対応するトラ
ンジスタＴ８のエミッタ領域のＮ倍ではなくＰ倍の大き
さである点が相違する。したがって、電流伝達ＩａｕＬ
／１．．．は、専ら、使用するトランジスタの各種の寸
法比（Ｋ、Ｍ、ＮおよびＰ）によって決まる。
）））０７）第５ｂ図および第５ｃ図には第２電流ミラ
ー回路ＣＭ２の構成例をそれぞれ示す。これらの構成例
は、第４ｂ図および第４ｃ図に示した構成例と同一構成
であるが、トランジスタＴ、に対応するトランジスタＴ
７のエミッタ領域が、トランジスタＴ６に対応するトラ
ンジスタＴ８のエミッタ領域のＮ倍ではなくＰ倍の大き
さである点が相違する。したがって、電流伝達ＩａｕＬ
／１．．．は、専ら、使用するトランジスタの各種の寸
法比（Ｋ、Ｍ、ＮおよびＰ）によって決まる。
第６図には、本発明による平衡型の電流増幅装置を示す
。同図において、第５図もしくは第４図におけると同じ
、もしくは、対応する構成要素には同じ記号を付してあ
り、入力電流１１ｈ′ が流れる第２入力端１′を設け
てあり、その第２入力端Ｉ Ｉｎ’ は、ＰＮＰ ）
ランジスタＴ２′ のベースとダイオード接続ＮＰＮ
）ランジスタＴＩ′ のエミッタとの接合点に結合し
ており、そのＮＰＮトランジスタＴｌ′のコレクタおよ
びベースは共通端３に接続しである。一方、ＰＮＰトラ
ンジスタＴ２′ のエミッタはＰＮＰトランジスタＴ２
のエミッタに接続してあり、コレクタは、出力電流工。
。同図において、第５図もしくは第４図におけると同じ
、もしくは、対応する構成要素には同じ記号を付してあ
り、入力電流１１ｈ′ が流れる第２入力端１′を設け
てあり、その第２入力端Ｉ Ｉｎ’ は、ＰＮＰ ）
ランジスタＴ２′ のベースとダイオード接続ＮＰＮ
）ランジスタＴＩ′ のエミッタとの接合点に結合し
ており、そのＮＰＮトランジスタＴｌ′のコレクタおよ
びベースは共通端３に接続しである。一方、ＰＮＰトラ
ンジスタＴ２′ のエミッタはＰＮＰトランジスタＴ２
のエミッタに接続してあり、コレクタは、出力電流工。
ｕｔ′ が流れる出力端２′に結合している。ＰＮＰ
）ランジスタＴ２′ とＮＰＮ トランジスタＴ
１′ とのエミッタ領域はそれぞれＰＮＰ トラン
ジスタＴ２およびＮＰＮ ）ランジスタＴ１のエミッ
タ領域と同じ大きさである。第６図に示した電流増幅装
置は対称電流駆動に極めて適しており、各入力端１，１
′ は、例えば、差分増幅器の形態の変換コンダクタン
ス回路の各出力端に接続し、各減衰出力電流を各出力端
２，２′から取出すようにする。
）ランジスタＴ２′ とＮＰＮ トランジスタＴ
１′ とのエミッタ領域はそれぞれＰＮＰ トラン
ジスタＴ２およびＮＰＮ ）ランジスタＴ１のエミッ
タ領域と同じ大きさである。第６図に示した電流増幅装
置は対称電流駆動に極めて適しており、各入力端１，１
′ は、例えば、差分増幅器の形態の変換コンダクタン
ス回路の各出力端に接続し、各減衰出力電流を各出力端
２，２′から取出すようにする。
さらに、この構成例においては、トランジスタＴ、およ
びＴ８の各エミッタを抵抗Ｒ２を介して適切な電圧源に
接続してあり、また、トランジスタＴ２゜を、トランジ
スタＴ７に並列に接続するとともに、トランジスタＴ２
１ と協同して電流ミラーを構成している。このトラン
ジスタＴ２１ の始動電流Ｉ ５ｔａｒｔによって確実
に、電流増幅装置は、作動電圧（十Ｖ）が共通端３に供
給された後に電流を受け入れ始めるようになる。抵抗Ｒ
２は、この電流増幅装置が動作し始めるや否や、この抵
抗に生ずる電圧降下によってトランジスタＴ２０をカッ
トオフにするような大きさに決める。したがって、上述
の始動電流Ｉ ５ｔａｒｔは、最早、何の効果も示さな
くなる。かかる始動回路は、以上に図示した他の構成例
にも必要なものである。
びＴ８の各エミッタを抵抗Ｒ２を介して適切な電圧源に
接続してあり、また、トランジスタＴ２゜を、トランジ
スタＴ７に並列に接続するとともに、トランジスタＴ２
１ と協同して電流ミラーを構成している。このトラン
ジスタＴ２１ の始動電流Ｉ ５ｔａｒｔによって確実
に、電流増幅装置は、作動電圧（十Ｖ）が共通端３に供
給された後に電流を受け入れ始めるようになる。抵抗Ｒ
２は、この電流増幅装置が動作し始めるや否や、この抵
抗に生ずる電圧降下によってトランジスタＴ２０をカッ
トオフにするような大きさに決める。したがって、上述
の始動電流Ｉ ５ｔａｒｔは、最早、何の効果も示さな
くなる。かかる始動回路は、以上に図示した他の構成例
にも必要なものである。
さらに、トランジスタＴ＋’ およびＴ２′ について
第６図示の構成例に示したようにトランジスタＴ。
第６図示の構成例に示したようにトランジスタＴ。
およびＴ２とこれに協同する入出力端１および２との組
合わせを追加することにより、第３図乃至第６図に示し
た電流増幅装置を拡張することができ、このようにして
、多数の減衰性電流ミラーが得られる。これらの組合わ
せにおけるトランジスタのエミッタ領域については、以
上に特定した位置外の値を選定することもできる。例え
ば、第６図示の構成例において、トランジスタＴ１′
については値にの替わりに値Ｑを選定することができ、
また、トランジスタＴ２′ については値１の替わりに
値Ｓを選定することもできる。その結果、それぞれの減
衰係数をもった電流ミラー回路が数多（得られる。上述
の０■式および０７１式から、電流利得１ ｏｕｔ／Ｉ
ｌ、、に対して抵抗Ｒの抵抗値は全く影響しないことが
判る。しかしながら、抵抗Ｒに流れる電流１４は、出力
電流のあらゆる値に対してつねに零より大きいことに注
意しなければならない。
合わせを追加することにより、第３図乃至第６図に示し
た電流増幅装置を拡張することができ、このようにして
、多数の減衰性電流ミラーが得られる。これらの組合わ
せにおけるトランジスタのエミッタ領域については、以
上に特定した位置外の値を選定することもできる。例え
ば、第６図示の構成例において、トランジスタＴ１′
については値にの替わりに値Ｑを選定することができ、
また、トランジスタＴ２′ については値１の替わりに
値Ｓを選定することもできる。その結果、それぞれの減
衰係数をもった電流ミラー回路が数多（得られる。上述
の０■式および０７１式から、電流利得１ ｏｕｔ／Ｉ
ｌ、、に対して抵抗Ｒの抵抗値は全く影響しないことが
判る。しかしながら、抵抗Ｒに流れる電流１４は、出力
電流のあらゆる値に対してつねに零より大きいことに注
意しなければならない。
（発明の効果）
以上の説明から明らがなように、本発明によれば、ＮＰ
Ｎ ）ランジスタとＰＮＰ ）ランジスタとを組合
わせて電流発生型減衰性電流ミラー回路を構成すること
により、直線性に優れた電流増幅装置を実現し得るとい
う格別の効果が得られる。
Ｎ ）ランジスタとＰＮＰ ）ランジスタとを組合
わせて電流発生型減衰性電流ミラー回路を構成すること
により、直線性に優れた電流増幅装置を実現し得るとい
う格別の効果が得られる。
第１ａ図および第１ｂ図は従来の電流増幅装置の構成を
それぞれ示す回路図、 第２ａ図および第２ｂ図は第１図示の従来の電流増幅装
置の電流伝達機能をそれぞれ示す特性曲線図、第３ａ図
は本発明電流増幅装置の基本構成を示す回路図、 第３ｂ図は本発明電流増幅装置の電流伝達機能を示す特
性曲線図、 第４ａ図、第４ｂ図および第４ｃ図は本発明電流増幅装
置の第１の構成例をそれぞれ示す回路図、第５ａ図、第
５ｂ図および第５ｃ図は本発明電流増幅装置の第２の構
成例をそれぞれ示す回路図、第６図は本発明による平衡
型電流増幅装置の構成例を示す回路図である。 ＣＭＩ、ＣＭ２・・・電流ミラー回路 ＦＩ６．４ａ Ｆｆ６．４ｂ ＦＪ＆、４ｃ
それぞれ示す回路図、 第２ａ図および第２ｂ図は第１図示の従来の電流増幅装
置の電流伝達機能をそれぞれ示す特性曲線図、第３ａ図
は本発明電流増幅装置の基本構成を示す回路図、 第３ｂ図は本発明電流増幅装置の電流伝達機能を示す特
性曲線図、 第４ａ図、第４ｂ図および第４ｃ図は本発明電流増幅装
置の第１の構成例をそれぞれ示す回路図、第５ａ図、第
５ｂ図および第５ｃ図は本発明電流増幅装置の第２の構
成例をそれぞれ示す回路図、第６図は本発明による平衡
型電流増幅装置の構成例を示す回路図である。 ＣＭＩ、ＣＭ２・・・電流ミラー回路 ＦＩ６．４ａ Ｆｆ６．４ｂ ＦＪ＆、４ｃ
Claims (1)
- 【特許請求の範囲】 １、入力電流を受け入れる入力端、出力電流を送出する
出力端、前記入力端に結合したベース・エミッタ接合を
有する第１トランジスタ、並びに、前記出力端に結合し
たコレクタおよび電圧源と直列にして前記第１トランジ
スタのベース・エミッタ接合に並列に接続したベース・
エミッタ接合を有する第２トランジスタを備えた電流増
幅装置において、前記第１トランジスタをＮＰＮ導電型
とするとともに、前記第２トランジスタをＰＮＰ導電型
としたことを特徴とする電流増幅装置。 ２、前記電圧源に、入力電流の通過のための入力端、出
力電流の通過のための出力端および共通端を有する第１
電流ミラー回路を備え、当該第１電流ミラー回路の出入
力電流の比をＮにほぼ等しくするとともに、前記電圧源
の出力電圧を供給するための抵抗を備え、ダイオード接
続にしたＮＰＮ導電型の第３トランジスタと前記第２ト
ランジスタのエミッタ領域のほぼＭ倍の大きさのエミッ
タ領域を有するＰＮＰ導電型の第４トランジスタのベー
ス・エミッタ接合との直列接続を当該抵抗に並列に接続
するとともに、前記第３トランジスタのエミッタを前記
第４トランジスタのベースと前記入力端を前記第４トラ
ンジスタのコレクタに結合させた前記第１電流ミラー回
路の前記出力端とに結合させ、さらに、前記第１トラン
ジスタのエミッタ領域を前記第３トランジスタのエミッ
タ領域のほぼに倍の大きさとしたことを特徴とする特許
請求の範囲第１項記載の電流増幅装置。 ３、前記第１電流ミラー回路にそれぞれＮＰＮ導電型と
した第５および第６のトランジスタを備え、当該第５ト
ランジスタのエミッタ領域を当該第６トランジスタのエ
ミッタ領域のほぼＮ倍の大きさとし、前記第５および前
記第６のトランジスタのベース・エミッタ接合を相互に
並列に接続し、当該第５トランジスタのコレクタ・エミ
ッタ間通路を前記第１電流ミラー回路の前記出力端と前
記共通端との間に接続するとともに、当該第６トランジ
スタのコレクタ・エミッタ間通路を前記第１電流ミラー
回路の前記入力端と前記共通端との間に接続したことを
特徴とする特許請求の範囲第２項記載の電流増幅装置。 ４、前記電圧源に、入力電流の通過のための入力端、出
力電流の通過のための出力端および共通端を有する第２
電流ミラー回路を備え、当該第２電流ミラー回路の出入
力電流の比をＰにほぼ等しくし、当該第２電流ミラー回
路の前記入力端を前記第１電流ミラー回路の前記共通端
に結合させるとともに、当該第２電流ミラー回路の前記
出力端を前記第３トランジスタのエミッタに結合させた
ことを特徴とする特許請求の範囲第２項または第３項記
載の電流増幅装置。 ５、前記第２電流ミラー回路にそれぞれＮＰＮ導電型と
した第７および第８のトランジスタを備え、当該第７ト
ランジスタのエミッタ領域を当該第８トランジスタのエ
ミッタ領域のほぼＰ倍の大きさとし、前記第７および前
記第８のトランジスタのコレクタ・エミッタ間通路を前
記第２電流ミラー回路の前記出力端と前記共通端との間
に接続するとともに、当該第８トランジスタのコレクタ
・エミッタ間通路を前記第２電流ミラー回路の前記入力
端と前記共通端との間に接続したことを特徴とする特許
請求の範囲第４項記載の電流増幅装置。 ６、第１電流ミラー回路と同一の第２電流ミラー回路を
備え、当該第１および当該第２の電流ミラー回路が共通
の電圧源を有することを特徴とする特許請求の範囲前記
各項のいずれかに記載の電流増幅装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8802057 | 1988-08-19 | ||
| NL8802057 | 1988-08-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02101809A true JPH02101809A (ja) | 1990-04-13 |
Family
ID=19852780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1210208A Pending JPH02101809A (ja) | 1988-08-19 | 1989-08-16 | 電流増幅装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4980650A (ja) |
| EP (1) | EP0357125B1 (ja) |
| JP (1) | JPH02101809A (ja) |
| KR (1) | KR900004095A (ja) |
| DE (1) | DE68919177T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4893091A (en) * | 1988-10-11 | 1990-01-09 | Burr-Brown Corporation | Complementary current mirror for correcting input offset voltage of diamond follower, especially as input stage for wide-band amplifier |
| CN113699223B (zh) * | 2021-10-29 | 2022-02-15 | 成都齐碳科技有限公司 | 纳米孔测序电路、测序方法及装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3611172A (en) * | 1969-11-24 | 1971-10-05 | Avco Corp | Temperature-compensating shunt for solid-state devices |
| FR2073498B1 (ja) * | 1969-12-25 | 1974-04-26 | Philips Nv | |
| US4771227A (en) * | 1986-11-19 | 1988-09-13 | Linear Technology Corporation | Output impedance compensation circuit |
-
1989
- 1989-08-11 US US07/392,635 patent/US4980650A/en not_active Expired - Fee Related
- 1989-08-16 JP JP1210208A patent/JPH02101809A/ja active Pending
- 1989-08-17 EP EP89202102A patent/EP0357125B1/en not_active Expired - Lifetime
- 1989-08-17 DE DE68919177T patent/DE68919177T2/de not_active Expired - Fee Related
- 1989-08-18 KR KR1019890011741A patent/KR900004095A/ko not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0357125B1 (en) | 1994-11-02 |
| EP0357125A1 (en) | 1990-03-07 |
| KR900004095A (ko) | 1990-03-27 |
| DE68919177D1 (de) | 1994-12-08 |
| DE68919177T2 (de) | 1995-05-24 |
| US4980650A (en) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4507573A (en) | Current source circuit for producing a small value output current proportional to an input current | |
| CA1132206A (en) | Signal-processing circuitry with intrinsic temperature insensitivity | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPS6323568B2 (ja) | ||
| US4563632A (en) | Monolithically integratable constant-current generating circuit with low supply voltage | |
| EP0155720B1 (en) | Cascode current source arrangement | |
| JPS6222283B2 (ja) | ||
| US7024448B2 (en) | Multiplier | |
| US4733160A (en) | Circuit for generating a reference voltage having a predetermined temperature drift | |
| US4490669A (en) | Circuit configuration for generating a temperature-independent reference voltage | |
| JP2869664B2 (ja) | 電流増幅器 | |
| US5920184A (en) | Low ripple voltage reference circuit | |
| US3518458A (en) | Decoupling means for integrated circuit | |
| JPH02101809A (ja) | 電流増幅装置 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| US3533007A (en) | Difference amplifier with darlington input stages | |
| KR100292924B1 (ko) | 전류원 회로 | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| EP0110720B1 (en) | Current mirror circuit | |
| JP2628663B2 (ja) | 電流ミラー回路 | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JPS5857814A (ja) | 電子インピ−ダンス装置 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JP2663449B2 (ja) | 定電流回路 | |
| JPS6126846B2 (ja) |