JPH02106990A - Ceramic board having low dielectric constant - Google Patents
Ceramic board having low dielectric constantInfo
- Publication number
- JPH02106990A JPH02106990A JP26216388A JP26216388A JPH02106990A JP H02106990 A JPH02106990 A JP H02106990A JP 26216388 A JP26216388 A JP 26216388A JP 26216388 A JP26216388 A JP 26216388A JP H02106990 A JPH02106990 A JP H02106990A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- insulator
- dielectric constant
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 66
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 239000012212 insulator Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims description 29
- 230000000694 effects Effects 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- MQIUGAXCHLFZKX-UHFFFAOYSA-N Di-n-octyl phthalate Natural products CCCCCCCCOC(=O)C1=CC=CC=C1C(=O)OCCCCCCCC MQIUGAXCHLFZKX-UHFFFAOYSA-N 0.000 description 1
- 229920005822 acrylic binder Polymers 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- BJQHLKABXJIVAM-UHFFFAOYSA-N bis(2-ethylhexyl) phthalate Chemical compound CCCCC(CC)COC(=O)C1=CC=CC=C1C(=O)OCC(CC)CCCC BJQHLKABXJIVAM-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Laminated Bodies (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えば多層基板等に用いられる低誘電率セ
ラミック基板に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a low dielectric constant ceramic substrate used, for example, as a multilayer substrate.
回路動作の高速化に伴い、低誘電率の基板が求められて
いる。これは、当該基板中を進む信号の伝播遅延時間τ
は、光速をCとすると、・=F/・
で表され、誘電率εが大きいと高速動作に支障を来たす
ようになるからである。As circuit operations become faster, substrates with low dielectric constants are required. This is the propagation delay time τ of the signal traveling through the board.
is expressed as .=F/., where C is the speed of light, and if the dielectric constant ε is large, high-speed operation will be hindered.
これに対しては、有機物を多量に加えたセラミックグリ
ーンシートを焼成して多孔質状態に焼き上げ、かつその
表面にガラスペーストを塗布し焼付ける等することによ
って、内部に低誘電率の気孔を多く含み表面が緻密であ
る低誘電率のセラミック基板を作るという考えがある。To solve this problem, ceramic green sheets with a large amount of organic matter added are baked into a porous state, and glass paste is applied to the surface and baked to create a large number of pores with a low dielectric constant inside. The idea is to create a ceramic substrate with a low dielectric constant and a dense surface.
ところが、このような低誘電率セラミック基板において
は、■セラミックグリーンシートを焼成するときに急激
に昇温すると有機物の燃焼が激しくなりセラミックスに
クランクが発生するため、徐々に昇温しなければならず
、従って多くの時間とエネルギーとが必要になる、■表
面を緻密にするためにガラスペーストの塗布および焼付
は工程が必要であり製造コストが高(なる、等の問題が
ある。However, in such a low dielectric constant ceramic substrate, ■ If the temperature is raised rapidly when firing the ceramic green sheet, the combustion of organic matter will be intense and a crank will occur in the ceramic, so the temperature must be raised gradually. Therefore, a lot of time and energy are required; (2) Coating and baking of glass paste requires a process to make the surface dense, resulting in high manufacturing costs.
そのため、このような点を改善した低誘電率セラミック
基板を、同一出願人によって別途提案している。Therefore, the same applicant has separately proposed a low dielectric constant ceramic substrate that improves these points.
その−例を第3図を参照して説明すると、この低誘電率
セラミック基板2は、二つのセラミック層4間に、格子
状をした絶縁体層6を設け、それによって上下のセラミ
ック層4間に多数の空間部8が生じるようにしたもので
ある。また、図示のような構造を、何層かに積み重ねる
場合もある。An example of this will be explained with reference to FIG. 3. This low dielectric constant ceramic substrate 2 has a lattice-shaped insulating layer 6 between two ceramic layers 4, thereby creating a gap between the upper and lower ceramic layers 4. A large number of spaces 8 are created in the space. Further, the structure shown in the figure may be stacked in several layers.
このようにすると、空間部8は誘電率が小さいため、基
板2全体として見れば誘電率は小さくなる。In this case, since the space portion 8 has a small dielectric constant, the dielectric constant of the substrate 2 as a whole becomes small.
しかも、多孔質のセラミック層を用いる場合と違って、
セラミックスの焼成に長時間かける必要が無く、そのた
め焼成に要するエネルギーも少なくて済む。Moreover, unlike when using a porous ceramic layer,
There is no need to spend a long time firing the ceramics, and therefore less energy is required for firing.
また、セラミック層4の表面は緻密な状態になるので、
表面にガラスペーストを塗布および焼付ける工程が不要
になる。In addition, since the surface of the ceramic layer 4 is in a dense state,
The process of applying glass paste to the surface and baking it is no longer necessary.
上記のような低誘電率セラミック基板2において、その
表面と裏面の導体ライン間の、あるいはそれと内部の導
体ライン間の電気的接続を行う場合は、通常だと、当該
基板2の端部まで上記導体ラインを延設し、かつそこの
端面に接続用の導体ラインを形成して行うことが考えら
れる。In the low dielectric constant ceramic substrate 2 as described above, when electrical connection is to be made between the conductor lines on the front and back surfaces, or between it and the internal conductor lines, normally the It is conceivable to extend the conductor line and form a conductor line for connection on the end face thereof.
しかしこのような方法だと、接続しようとする導体ライ
ンを必ず基板2の端部まで延設しなければならないため
、導体ライン配線の自由度が制限されてしまい、そのた
め回路設計における制約が増える他、複雑なライン構成
になり易い。However, with this method, the conductor line to be connected must be extended to the edge of the board 2, which limits the degree of freedom in wiring the conductor line, which increases restrictions on circuit design. , it is easy to create a complicated line configuration.
そこでこの発明は、このような点を更に改善した低誘電
率セラミック基板を提供することを目的とする。Therefore, an object of the present invention is to provide a low dielectric constant ceramic substrate that is further improved in these points.
この発明の低誘電率セラミック基板は、複数のセラミッ
ク層と、各セラミック層間に、上下のセラミック層間に
空間部が生じるように設けられた絶縁体層と、1層以上
の絶縁体層およびその上下両側のセラミック層を当該絶
縁体層を構成する絶縁体の部分で貫通する貫通孔であっ
てその中に導体が充填されたものとを備えることを特徴
とする。The low dielectric constant ceramic substrate of the present invention includes a plurality of ceramic layers, an insulator layer provided between each ceramic layer so as to create a space between the upper and lower ceramic layers, one or more insulator layers, and the insulator layer above and below the insulator layer. It is characterized in that it includes a through hole that penetrates the ceramic layers on both sides by an insulator portion constituting the insulator layer, and is filled with a conductor.
上記構成によれば、セラミック層間に形成される空間部
の誘電率が小さいため、セラミック基板全体としての誘
電率も小さくなる。According to the above configuration, since the dielectric constant of the space formed between the ceramic layers is small, the dielectric constant of the ceramic substrate as a whole is also small.
しかも、導体が充填された貫通孔を備えているので、こ
れを利用することによって、当該基板の表面と裏面の導
体ライン間の、あるいはそれと内部の導体ライン間の、
更には内部の導体ライン同土間の電気的接続を行うこと
ができる。Moreover, since it is equipped with a through hole filled with a conductor, by using this, it is possible to connect the conductor line between the front and back sides of the board, or between it and the internal conductor line.
Furthermore, an electrical connection can be made between the internal conductor lines and the ground.
第1図は、この発明の一実施例に係る低誘電率セラミッ
ク基板を部分的に示す斜視図である。第3図の例と同一
または相当する部分には同一符号を付し、以下において
は先行例との相違点を主に説明する。FIG. 1 is a perspective view partially showing a low dielectric constant ceramic substrate according to an embodiment of the present invention. The same reference numerals are given to the same or corresponding parts as in the example of FIG. 3, and the differences from the previous example will be mainly explained below.
この実施例の低誘電率セラミック基板12においては、
前述したような絶縁体層6およびその上下のセラミック
層4を、当該絶縁体層6を構成する絶縁体の部分で貫通
する貫通孔(スルーホール)14を設けている。この貫
通孔14内には、導体(図示省略)が充填されている。In the low dielectric constant ceramic substrate 12 of this example,
A through hole 14 is provided which penetrates the insulator layer 6 as described above and the ceramic layers 4 above and below the insulator layer 6 through the insulator portion that constitutes the insulator layer 6. This through hole 14 is filled with a conductor (not shown).
そしてこの貫通孔14を用いて、この例では、当該基板
12の表面に設けた導体ライン16のランド部16aと
、内部に設けた導体ライン18のランド18aとの間を
電気的に接続している。Using this through hole 14, in this example, the land portion 16a of the conductor line 16 provided on the surface of the substrate 12 and the land 18a of the conductor line 18 provided inside are electrically connected. There is.
このようにすれば、導体ライン16および18を当該基
板12の端部まで延設する必要が無いので、導体ライン
配線の自由度が増大し、それによって回路設計における
制約が減る他、ライン構成も単純化することができる。In this way, there is no need to extend the conductor lines 16 and 18 to the ends of the board 12, so the degree of freedom in wiring the conductor lines increases, which reduces constraints in circuit design and also allows the line configuration to be adjusted. It can be simplified.
その場合、貫通孔14を形成する位置や数は、絶縁体層
6を構成する絶縁体の部分であれば任意であり、所要と
するライン構成等に応じて決めれば良い。In that case, the position and number of through-holes 14 to be formed are arbitrary as long as they are in the insulator constituting the insulator layer 6, and may be determined depending on the required line configuration and the like.
また、貫通孔14が信頼性良く形成されるためには、貫
通孔14の直径は、その部分の絶縁体の幅Wの1/2以
下にするのが好ましい。Further, in order to form the through hole 14 with good reliability, it is preferable that the diameter of the through hole 14 is 1/2 or less of the width W of the insulator at that portion.
次に、上記のような構造の低誘電率セラミック基板の製
造方法の一例を第2図を参照して説明する。Next, an example of a method for manufacturing a low dielectric constant ceramic substrate having the above structure will be explained with reference to FIG.
セラミック材料には、同一出願人が別途提案している低
温焼結可能なものを用いた。即ち、コージェライト(例
えば特開昭61−234128号公報参照)が60重量
%、B20.が20重量%、CaOが1重量%、BaO
が4重量%およびSrOが15重量%の割合となるよう
に混合した原料を準備し、これを仮焼し、粉砕して平均
粒径が3μmのセラミック粉末を得た。As the ceramic material, we used a material that can be sintered at low temperature and has been separately proposed by the same applicant. That is, cordierite (for example, see JP-A-61-234128) is 60% by weight, B20. is 20% by weight, CaO is 1% by weight, BaO
A raw material was prepared in which SrO was mixed in a proportion of 4% by weight and 15% by weight, and this was calcined and pulverized to obtain ceramic powder with an average particle size of 3 μm.
そして、得られたセラミック粉末100に対し、ジオク
チルフタレートを3、アクリル系バインダーを15、ト
ルエンを50の重量比率で混合してスラリーを作り、こ
れを用いてドクターブレード法で約100μm厚のセラ
ミックグリーンシートを作製し、所定の大きさに裁断し
た。Then, a slurry was prepared by mixing 100 parts of the obtained ceramic powder, 3 parts of dioctyl phthalate, 15 parts of an acrylic binder, and 50 parts of toluene. A sheet was produced and cut into a predetermined size.
また、上記セラミック粉末100に対し、テレピネオー
ルを14、エトセルを6の重量比率で混合して絶縁体ペ
ーストを作った。Further, an insulating paste was prepared by mixing 100 parts of the ceramic powder, 14 parts of terpineol, and 6 parts of etocel by weight.
そして、上記のようにして得られたセラミックグリーン
シート24の上面に、内部配線用の導体ラインをスクリ
ーン印刷し、次いでこの上に、上記のようにして得られ
た絶縁体ペースト26を格子状に印刷した。その場合、
絶縁体ペースト26を塗る位置あるいはパターンは、内
部配線用導体ラインや後述する表面配線用導体ラインの
ランド部の位置に合わせるものとする。また、絶縁体ペ
ースト26の幅Wは200μm以上、厚みTは2mrr
L以下にするのが好ましい、これは、そのようにしない
と、絶縁体ペースト26の印刷が不完全になり易く、ま
た焼成したときに得られる絶縁体層が破損し易くなるた
めである。Then, conductor lines for internal wiring are screen printed on the upper surface of the ceramic green sheet 24 obtained as described above, and then the insulating paste 26 obtained as described above is placed on top of this in a grid pattern. Printed. In that case,
The position or pattern at which the insulating paste 26 is applied is matched to the position of the land portion of the internal wiring conductor line and the surface wiring conductor line to be described later. Further, the width W of the insulating paste 26 is 200 μm or more, and the thickness T is 2 mrr.
It is preferable to make it less than L, because otherwise, the printing of the insulating paste 26 tends to be incomplete, and the insulating layer obtained when fired is likely to be damaged.
そして、この格子状の絶縁体ペースト26上に、もう1
枚のセラミックグリーンシート24を乗せ、これを90
°Cのホットプレート上に1時間放置して、絶縁体ペー
スト26と上下のセラミックグリーンシート24とを接
着した。尚、上に乗せるセラミックグリーンシート24
上には、予め表面配線用導体ラインをスクリーン印刷し
ておいた。Then, on this lattice-shaped insulating paste 26, another
Place 24 pieces of ceramic green sheet and
The insulating paste 26 and the upper and lower ceramic green sheets 24 were bonded together by being left on a hot plate at .degree. C. for 1 hour. In addition, the ceramic green sheet 24 to be placed on top
On the top, conductor lines for surface wiring were screen printed in advance.
次いで、内部配線用導体ラインのランド部と表面配線用
導体ラインのランド部とを接続するために、ドリルマシ
ンによってスルーホール(貫通孔)を形成し、続いてス
クリーン印刷によってこのスルーホール内壁の壁面印刷
を行った。Next, in order to connect the land part of the conductor line for internal wiring and the land part of the conductor line for surface wiring, a through hole is formed using a drill machine, and then the inner wall of this through hole is formed by screen printing. I printed it.
このようにして印刷を終えたものを、500°C/11
「で昇温し、980°Cで1時間保持することで焼成体
とし、それによって第1図に示したような構造の低誘電
率セラミック基板を得た。この場合、導体にはAg−P
d導体ペーストを用いたので、大気中で焼成できた。も
っとも、Cuペーストを用いることもできるが、その場
合はH,O/N2(即ち窒素中に水蒸気を含む)雰囲気
中で焼成する必要があり、要は導体の種類に応じて焼成
条件を変えれば良い。The product printed in this way was heated to 500°C/11
The temperature was raised at 980°C and held at 980°C for 1 hour to form a fired body, thereby obtaining a low dielectric constant ceramic substrate with the structure shown in Figure 1.In this case, the conductor was Ag-P.
Since the d-conductor paste was used, it was possible to bake in the atmosphere. However, it is also possible to use Cu paste, but in that case it is necessary to sinter it in an H, O/N2 (i.e. nitrogen containing water vapor) atmosphere, and the key is to change the sintering conditions depending on the type of conductor. good.
ちなみに、このようにして得られた低誘電率セラミック
基板の誘電率は、約2.4と、空間部の形成されていな
い通常のセラミック基板に比べて半分以下であった。Incidentally, the dielectric constant of the low dielectric constant ceramic substrate thus obtained was about 2.4, which was less than half that of a normal ceramic substrate without a space formed therein.
尚、以上においてはいずれも、二つのセラミック層間に
一つの絶縁体層を設けたものを例示したが、この発明は
それに限定されるものではなく、セラミック層を3層以
上とし、その各セラミック層間に上記のような絶縁体層
をそれぞれ設けても良い。またその場合、貫通孔は、全
ての絶縁体層およびその上下両側のセラミック層を貫通
させてセラミック基板の表裏面間を貫通するスルーホー
ルとしても良いし、一部分だけ貫通させてビア(Via
)ホール的なものとしても良く、いずれとするかは所要
とするライン構成等に応じて決めればよい。In the above description, one insulating layer is provided between two ceramic layers, but the present invention is not limited to this. An insulator layer as described above may be provided respectively. In that case, the through hole may be a through hole that penetrates all the insulator layers and the ceramic layers on both the upper and lower sides of the ceramic substrate, and may be a through hole that penetrates between the front and back surfaces of the ceramic substrate.
) It may be a hole-like type, and which type should be used can be determined depending on the required line configuration, etc.
また、上記実施例では、絶縁体ペーストを格子状に塗布
したため、絶縁体層内に形成される空間部の平面形状は
四角形をしているが、その代わりに三角形や六角形等の
他の形状になるようにしても良い。In addition, in the above embodiment, since the insulating paste was applied in a lattice pattern, the planar shape of the space formed in the insulating layer was a quadrilateral. You can also make it so that
以上のようにこの発明によれば、同一出願人が別途提案
した低誘電率セラミック基板と同様、次のような効果が
得られる。As described above, according to the present invention, similar to the low dielectric constant ceramic substrate separately proposed by the same applicant, the following effects can be obtained.
即ち、複数のセラミック層間に空間部が形成されている
ため、全体として誘電率の小さいセラミック基板が得ら
れる。That is, since the spaces are formed between the plurality of ceramic layers, a ceramic substrate having a low dielectric constant as a whole can be obtained.
また、多孔質のセラミック層を用いる場合と違って、セ
ラミックスの焼成に長時間かける必要が無く、そのため
焼成に要するエネルギーも少なくて済む。Furthermore, unlike the case where a porous ceramic layer is used, there is no need to spend a long time firing the ceramic, and therefore less energy is required for firing.
また、セラミック層の表面は緻密な状態になるので、表
面にガラスペーストを塗布および焼付ける工程が不要に
なる。Furthermore, since the surface of the ceramic layer becomes dense, the process of applying glass paste to the surface and baking it becomes unnecessary.
また、セラミ・ンクスが焼成する温度までの耐熱性があ
るチップ部品(例えばチップコンデンサ、チップ抵抗器
等)を、セラミック層間の空間部を利用して、ストレス
無く (つまり回りにセラミックスが充填されていない
ので)内蔵可能になる。In addition, chip components (e.g., chip capacitors, chip resistors, etc.) that are heat resistant up to the temperature at which ceramics are fired can be placed without stress by using the space between the ceramic layers (in other words, they are not surrounded by ceramics). (Since there is no such thing), it can be built-in.
また、内部に空間部があるので、軽量のセラミック基板
が得られる。Furthermore, since there is a space inside, a lightweight ceramic substrate can be obtained.
しかもこの発明では、上記のような効果に加えて更に、
表面と裏面との導体ライン間の、あるいはそれと内部の
導体ライン間の、更には内部の導体ライン同土間の電気
的接続を、導体を充填した貫通孔を用いて行うことがで
きるので、導体ラインを基板の端部まで延設する必要が
無くなり、導体ライン配線の自由度が増大し、それによ
って回路設計における制約が減る他、ライン構成も単純
化することができるという効果が得られる。Moreover, in addition to the above-mentioned effects, this invention also provides the following effects:
Electrical connections can be made between the conductor lines on the front and back surfaces, between the conductor lines inside them, and even between the conductor lines inside the ground, using through-holes filled with conductor. It is no longer necessary to extend the conductor line to the edge of the board, increasing the degree of freedom in wiring the conductor lines, thereby reducing restrictions on circuit design and simplifying the line configuration.
第1図は、この発明の一実施例に係る低誘電率セラミッ
ク基板を部分的に示す斜視図である。第2図は、第1図
のような低誘電率セラミック基板の製造方法を説明する
ための分解斜視図である。
第3図は、この発明の背景となる低誘電率セラミック基
板の一例を示す分解斜視図である。
4・・・セラミ・ンク層、600.絶縁体層、8・・・
空間部、12・・・実施例に係る低誘電率セラミック基
板、14・・・貫通孔。FIG. 1 is a perspective view partially showing a low dielectric constant ceramic substrate according to an embodiment of the present invention. FIG. 2 is an exploded perspective view for explaining a method of manufacturing a low dielectric constant ceramic substrate as shown in FIG. FIG. 3 is an exploded perspective view showing an example of a low dielectric constant ceramic substrate, which is the background of the present invention. 4...ceramic layer, 600. Insulator layer, 8...
Space part, 12... Low dielectric constant ceramic substrate according to the example, 14... Through hole.
Claims (1)
下のセラミック層間に空間部が生じるように設けられた
絶縁体層と、1層以上の絶縁体層およびその上下両側の
セラミック層を当該絶縁体層を構成する絶縁体の部分で
貫通する貫通孔であってその中に導体が充填されたもの
とを備えることを特徴とする低誘電率セラミック基板。(1) A plurality of ceramic layers, an insulating layer provided between each ceramic layer so that a space is created between the upper and lower ceramic layers, and one or more insulating layers and the ceramic layers on both sides of the insulating layer. 1. A low dielectric constant ceramic substrate comprising a through hole that penetrates through an insulator portion constituting a body layer, the through hole being filled with a conductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26216388A JPH02106990A (en) | 1988-10-17 | 1988-10-17 | Ceramic board having low dielectric constant |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26216388A JPH02106990A (en) | 1988-10-17 | 1988-10-17 | Ceramic board having low dielectric constant |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106990A true JPH02106990A (en) | 1990-04-19 |
Family
ID=17371938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26216388A Pending JPH02106990A (en) | 1988-10-17 | 1988-10-17 | Ceramic board having low dielectric constant |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106990A (en) |
-
1988
- 1988-10-17 JP JP26216388A patent/JPH02106990A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799984A (en) | Method for fabricating multilayer circuits | |
| US4931354A (en) | Multilayer printed circuit board | |
| EP0331161B1 (en) | Method for fabricating multilayer circuits | |
| US4202007A (en) | Multi-layer dielectric planar structure having an internal conductor pattern characterized with opposite terminations disposed at a common edge surface of the layers | |
| JPH0679710A (en) | Large-size ceramic base plate and production thereof | |
| JP2006253117A (en) | Multi-component LTCC substrate having a core of high dielectric constant ceramic material and method for its development | |
| JPS62188399A (en) | Ceramic wiring board | |
| JPH08274469A (en) | Method for producing multilayer ceramic substrate | |
| JPH10308584A (en) | Ceramic multilayered board and its manufacture | |
| JP5032772B2 (en) | Low temperature co-fired ceramic structure and manufacturing method thereof | |
| JPH0645759A (en) | Method for manufacturing multilayer ceramic circuit board | |
| JPH02106990A (en) | Ceramic board having low dielectric constant | |
| JPH06232005A (en) | Lc composite component | |
| JPH08125339A (en) | Method for manufacturing multilayer wiring board | |
| JP2605306B2 (en) | Multilayer circuit board | |
| KR100566052B1 (en) | Embedded capacitor using heterogeneous dielectric and its manufacturing method | |
| JPH0637454A (en) | Multilayer interconnection ceramic board | |
| JP2551046B2 (en) | Multilayer circuit board | |
| JPH04125990A (en) | Multilayered ceramic circuit board and manufacture thereof | |
| JP2658356B2 (en) | Manufacturing method of composite ceramics substrate | |
| JPH04290492A (en) | Manufacture of ceramic circuit board with low dielectric constant | |
| JPH0237796A (en) | Low-permittivity ceramic substrate and its manufacture | |
| JPH088398B2 (en) | Low dielectric constant substrate | |
| JPH02123793A (en) | Ceramic multilayer substrate | |
| JP3156257B2 (en) | Method for manufacturing multilayer ceramic substrate |