JPH02108144U - - Google Patents

Info

Publication number
JPH02108144U
JPH02108144U JP1550489U JP1550489U JPH02108144U JP H02108144 U JPH02108144 U JP H02108144U JP 1550489 U JP1550489 U JP 1550489U JP 1550489 U JP1550489 U JP 1550489U JP H02108144 U JPH02108144 U JP H02108144U
Authority
JP
Japan
Prior art keywords
disk
cpu
mirrored
interface
bus interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1550489U
Other languages
Japanese (ja)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1550489U priority Critical patent/JPH02108144U/ja
Publication of JPH02108144U publication Critical patent/JPH02108144U/ja
Pending legal-status Critical Current

Links

Description

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案に係るミラードデイスクインタ
ーフエイス装置の一実施例を示す要部構成図、第
2図は動作を説明するためのタイムチヤート、第
3図は従来のミラードデイスクインターフエイス
装置の一例を示す要部構成図である。 5,6…デイスク、10…プロセツサ、11…
メモリ、12…CPUバス、20…ミラードデイ
スクインターフエイス装置、21…CPUバスイ
ンターフエイス、22…ミラードデイスク制御手
段、23…第1のデイスクインターフエイス、2
4…第2のデイスクインターフエイス、25…内
部バス。
Fig. 1 is a main part configuration diagram showing an embodiment of a mirrored disk interface device according to the present invention, Fig. 2 is a time chart for explaining the operation, and Fig. 3 is an example of a conventional mirrored disk interface device. It is a main part configuration diagram showing the. 5, 6...disk, 10...processor, 11...
Memory, 12... CPU bus, 20... Mirrored disk interface device, 21... CPU bus interface, 22... Mirrored disk control means, 23... First disk interface, 2
4...Second disk interface, 25...Internal bus.

Claims (1)

【実用新案登録請求の範囲】 CPU内部バスとのハンドシエークのためのC
PUバスインターフエイスと、 1トラツク以上のデータを格納できるバツフア
を有し、それぞれにデイスクが接続される2組の
デイスクインターフエイスと、 前記CPUバスインターフエイスと各デイスク
インターフエイスとの間のデータ転送を制御する
ミラードデイスク制御手段 を具備し、CPU内のソフトウエアの介在なしに
ミラードデイスクへの書き込みあるいは読み出し
を可能にしたことを特徴とするミラードデイスク
インターフエイス装置。
[Claims for utility model registration] C for handshake with the CPU internal bus
A PU bus interface, two sets of disk interfaces each having a buffer capable of storing one track or more of data and each disk connected to the CPU bus interface, and data transfer between the CPU bus interface and each disk interface. 1. A mirrored disk interface device comprising a mirrored disk control means for controlling a mirrored disk, and capable of writing to or reading from a mirrored disk without the intervention of software in a CPU.
JP1550489U 1989-02-13 1989-02-13 Pending JPH02108144U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1550489U JPH02108144U (en) 1989-02-13 1989-02-13

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1550489U JPH02108144U (en) 1989-02-13 1989-02-13

Publications (1)

Publication Number Publication Date
JPH02108144U true JPH02108144U (en) 1990-08-28

Family

ID=31227616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1550489U Pending JPH02108144U (en) 1989-02-13 1989-02-13

Country Status (1)

Country Link
JP (1) JPH02108144U (en)

Similar Documents

Publication Publication Date Title
JPH02108144U (en)
JPH01151467U (en)
JPS61172340U (en)
JPH01142009U (en)
JPH0328599U (en)
JPH02111842U (en)
JPS62129650U (en)
JPS62168155U (en)
JPH0246247U (en)
JPS5963747U (en) Dual port disk unit
JPS63114344U (en)
JPH0341347U (en)
JPH0186543U (en)
JPS6324755U (en)
JPH0181794U (en)
JPS6389142U (en)
JPS62112742U (en)
JPS6349661U (en)
JPH0476648U (en)
JPS6392963U (en)
JPS6065848U (en) computer system
JPH0436649U (en)
JPH03121440U (en)
JPS62125955U (en)
JPS6071965U (en) computer system