JPH02108336A - デジタル情報受信機のデコーダ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばδ角情報をＰＣＭコード化した。デ
ジタル情報を受信するデジタル情報受信機において、非
同期状態の時にミュートをか１ノる方式を改良したデジ
タル情報受信機のデコーダ装置に関する。

（従来の技術） 一般に、同期式通信方式では、データとデータとの区切
りにフレーム同期信号を挿入し、受信機の受信動作は、
この同期信号の検出から始まる。

同期信号の検出は、復調したデータを一旦シフトレジス
タに蓄積し、同期信号と同じパターンの信号が検出され
ると、送信側と同じ周波数のビット同期クロックでデー
タシフトを開始し、デコード処理する。

デコーダは、例えば衛星を利用したデジタル音声放送受
信機の場合、ＰＣＭデータ化したデジタル２値信号を、
デインターリーブ、伸長、エラー訂正、補間等の処理を
行った後、アナログ信号に変換する。しかし、ノイズに
よってデータが誤りを持つと、同期信号を検出できなか
ったり、同期信号でないデータを同期信号としで検出し
てしまう。このような非同期状態の場合、デジタル／ア
ナログコンバータ（以下Ｄ／Ａコンバータという）には
、誤ったデータが入ツノし、アナログ式受信機と違い、
極めて大きな雑音となる。このため、非同期状態になっ
たときには、従来、第４図に示すように、Ｄ／Ａコンバ
ータの後段に、ミュート回路を設け、非同期状態になる
と、所定期間音声出力を停止するようになっている。

第４図において、１は受信データ、２はＰＣＭデコーダ
、３はＤ／Ａコンバータ、４はミュート回路、５はアナ
ログ出力を示す。ＰＣＭデコーダ２は、デコード処理し
たデータ及びピット同期クロックをＤ／Ａ］ンバータ３
に供給すると共に、同期信号を検出できなくなると、非
同期状態を示す信号Ｎｓｙを出力してミュート回路４に
供給する。

ミュート回路４はこの信号を受けて、Ｄ／Ａコンバータ
３からの信号をミュートする。

尚、Ｄ／Ａコンバータ３は、左（Ｌ）チャネル音声信号
６及び右（Ｒ）チャネル音声信号７を出力する場合を示
す。これに対応して、ＰＣＭデコーダ２．は、しチャネ
ルデータ及びＲチャネルデータを区別するＲ／Ｌクロッ
クをＤ／Δコンバータ３に供給している。この場合、Ｐ
ＣＭデコーダ２から出力するデータは、直列化したデー
タであって、しチャネルデータとＲチャネルデータとが
交互にシーケンシャルに出力するので、Ｌ／Ｒクロック
は、これに応じてハイレベルとロウレベルを呈する。

第５図及び第６図は第４図の構成によるミュート動作を
示すタイムチ１／−ト及び動作波形図である。

第５図に示すように、データ（ｂ）は、各１６ビツトか
ら成るＲチャネルデータ及びＬチャネルデータが交互に
現れる。これらのデータに対応して、Ｒ／Ｌクロック（
ａ）は、ハイレベルとロウレベルに変化し、しチャネル
データとＲチャネルデータの各１６ビツトに分けて変換
させる。（Ｃ）はビット同期クロックであり、それぞれ
１サンプルデータに１６クロツクが対応している。

ここで、ノイズのためデータにエラーが生じると、同期
信号の検出がぐきなくなって、非同期状態となる。この
ため、Ｌ／Ｒクロックも第５図に示すように周期が崩れ
、１６ビツトＰＣＭデータに満たないＮ個のデータで積
分をしてしまうのでノイズとなる。このとぎ、信ｌＮ５
ｙが発生してミュート回路４を動作させる。ミュート動
作の解除は、ミュート動作にｎ（ｎは整数）倍の１６ク
ロツク期間に口る時定数を持たせ、再同期が掛かるタイ
ミングでミュートを解除する。これにより、第６図に示
すように、ミュート期間の信号は出力されず、同期間に
発生するノイズを除去することができる。

しかしながら、上記のようなミュート回路は、Ｄ／Ａコ
ンバータの後段に設けるので、アナログ回路となり、ミ
ュート期間等の各種調整を行わなければならない。また
、ミュート期間を一定に定めているので、解除の時に出
力アナログ信号が不連続となる。更に、非同期状態が連
続的に発生りると、ミュート動作が連続してしまう。

また、ミュート解除後のデータ値は、ミュート動作前の
データ値に対して波形的に不整合となり、ｇ角情報の場
合にはノイズとして感じることがある。

（発明が解決しようとする課題） 以上のごとく、従来のデコーダ装置は、ミュートをアナ
ログ回路によって構成しているので、ミュート期間の調
整が必要であり、特に、非同期状態が連続して発生した
場合は、ミュート動作も連続し、音声出力が得られない
という不都合がある。

また、ミュート解除のタイミングがＤ／△変換出力の出
ノ」タイミングに対しランダムであり、ミュート解除後
のデータが波形的に不整合となってノイズとして現れる
という欠点があった。

この発明は上記問題点を除去し、ミュート動作をデジタ
ル的に行い、出力アナ［１グ信号の連続的な欠損を軽減
すると共に、データの不整合をなく１ことができるデジ
タル情報受信機のデコーダ装置を提供することを目的と
する。

［発明の構成］ （課題を解決するための手段） この発明は、アナログ信号を２進符号化した複数のサン
プルデータごとにフレーム同期信号を付加して成る伝送
デジタル信号を受信するデジタル情報受信機において、
前記フレーム同期信号による同期検出のタイミングで発
生するエンコーダ側クロックに同期したビット同期り０
ツク、前記サンプルデータを直列データ化した直列デー
タ及びこの直列データのサンプル周期でハイレベル及び
ロウレベルに変化するサンプルクロック信号を出力する
データ処理手段を具備し、 前記サンプルクロック信号の各ハイレベル及びロウレベ
ル期間をカラン１−シ、規定値より少ない場合に、その
カウント期間に対応した期間に所定レベルの制御信号を
発生する制御信号発生手段と、この制御信号発生手段か
らの制御信号で前記ビット同期クロック及びサンプルク
ロック信号をマスクする回路手段とを設け、 この回路手段からの出力する前記ビット同期クロック及
びサンプルクロック信号に基づいて前記直列デ、−夕を
アナログ信号に変換り゛ることを特徴とする。

（作用） このような構成によれば、直列データ化されたサンプル
データの周期を示１°サンプルクロック信号が、非同１
男状態によってサンプルデータ周期と一致しないときに
は、その期間、ビット同期クロックと前記サンプルクロ
ック信号をマスクし、Ｄ／Δコンバータに加えない。こ
れにより、Ｄ／八へンバータは、必ず１サンプルデ一タ
分に基づくアナログ出力を発生し、非同期状態において
デコードされるサンプルデータ期間に満たないデータは
変換することがない。

（実施例） 以下、この発明を衛星放送を利用したデジタル音声情報
受信機に適用した実施例によって説明する。

第１図はこの発明に係るデジタル情報受信機のデコーダ
装置の一実施例を示す回路図である。

第１図において、ＰＯは図示しない復ＵＡｎによって復
調されＰＣＭデジタル音声信号化された受信データの入
力端子である。この受信データの１フレームは、所定ビ
ット数のフレーム同期信号を先頭に各種コード信号を置
いた後、ビットインターリーブしたり、Ｒ２チ１シネル
分のデータを挿入したものである。同期検出回路１１は
、上記端子ＰＯからの受信データより前記フレーム同期
信号を検出し、その検出のタイミングを示り信号に基づ
いてエンコーダ側と同じ周波数のビット同期クロックを
発生Ｊる。

データ処理回路１２は、受信データを一時保持するシフ
トレジスタを右し、このシフトレジスタを前記ビット同
期クロックのタイミングに合わせてシフト動作させるこ
とで、受信データのビット１１１期をどる。ビット同期
がとられたデータは、γインターリーブ、レンジビット
による伸長処理等を行った後に、直列データ化されて端
子Ｐ３より導出する。また、データ処理回路１２は、端
子［）２より前記ビット同期クロックを出力すると共に
、前記端子Ｐ３からの直列データが１ザンブルデータを
示Ｊ、ごとにレベルがハイレベルからロウレベルに変わ
るクロック信号を出力する。但し、ここでは、データと
してり、Ｒ２チャネルの信号を伝送しているので、端子
Ｐ１からは、Ｌブ１！ネルのサンプルデータとＲチャネ
ルのサンプルデータを区別するＬ／Ｒり【」ツク信号を
出ツノしている。

次に、端子Ｐ１からのＬ／Ｒクロック信号は、端子Ｐ２
からのビット同期クロックによって、端子Ｐ１からのＬ
／Ｒクロック信号のエツジ（レベル変化点）を検出する
エツジ検出回路１３に入ツノする。エツジ検出のタイミ
ングを示Ｊ゛エツジ検出信号は、カウンタ１４にリセッ
ト信号として入力する。

カウンタ１４は、端子Ｐ２からのビット同期クロックを
カウントすることで、前記エツジ検出信号の間隔、即ら
、Ｌ／Ｒクロック信号のハイレベル及びロウレベル期間
をカウントし、そのカウンタ値出力は、カウンタ値比較
回路１５に供給して予め定められた値と比較する。この
実施例の場合、伸長処理後の１サンプルワード数は１６
ビツトであるので、カウンタ値比較回路１５は、ビット
同期クロックを１６個カウントしたサンプルデータの期
間はハイレベルを呈し、１６個に満たない期間はロウレ
ベルを♀する制御信号１５ａを発生づる。

一方、端子Ｐ１からのＬ／Ｒクロック信号はシフ１へレ
ジスタ１９を介してアンドゲート１６の一方入力端に入
力し、端子Ｐ２からのビット同期クロックは、アンドゲ
ート１７の一方入力端に人力している。これらアンドゲ
ート１６．１７は、２チャネル１６ビツト積分形Ｄ／Ａ
コンバータ１８に、前記制御信号１５ａによってゲート
制御したＬ／Ｒクロック信号及びビット同期クロックを
供給する論理ゲートであって、各他方入力端に前記制御
信号１５ａを入力している。このうち、アンドゲート１
６は、出力信号が３ステートの値をとり、制御信号１５
ａがロウレベルの時にハイインピーダンス出力をとるよ
うになっている。

尚、Ｌ／Ｒクロック信号をシフトレジスタ１９に通り訳
は、端子Ｐ３からＤ／Ａコンバータ１８に入力する直列
データの時間に合Ｕるためである。

本実施例は以上のように構成され、次に動作を説明す・
る。

第２図は第１図の実施例の動作を説明するタイムチャー
トである。

第２図において、（ａ）は端子Ｐ１の導出するＬ／Ｒク
ロックｆＪ号を示し、（ｂ）は制御信号１５ａを、（Ｃ
）はアンドゲート１６の出力を、（ｄ）は端子Ｐ３から
の直列データをそれぞれ示している。また、（Ｃ）　’
　、　（ｄ）　’　、　（ｅ）　’　は、各（ｃ）　、
　（ｄ）　、　（ｃ）の時間軸を拡大して示したもので
ある。

今、伝送路にノイズが混入せず、フレーム同期信号が正
常に検出されるときは、直列データ（ｄ）は、各１ナン
ブルデータごとシーケンシャルに並んだデジタル信号で
あるので、シフトレジスタ１９を通ったＬ／Ｒクロック
信号は、前記直列データ（ｄ）の各サンプルデータを区
分けＪる。また、エツジ検出回路１３からのエツジ検出
信号は、端子Ｐ１からのＬ／ＲりＯツク信号のレベル変
化のタイミングで発生するので、カウンタ１４は、１６
個ピッ１−同期クロックをカウントするごとに、そのカ
ウト出力をカウンタ値比較回路１５に供給する。

従って、制御２ＩＩ信号１５ａは、この場合、ハイレベ
ルを保持する。制御信号１５ａがハイレベルの場合、ア
ンドゲート１６は、Ｌ／Ｒクロック信号をそのままＤ／
Ａコンバータ１８に供給し、アンドゲート１７は、ビッ
ト同期クロック（＋３）をそのままＤ／Ａコンバータ１
８に与える。これによりＤ／△コンバータ１８は、それ
ぞれサンプルデータごとの直列データをアナログ化し、
エンコーダ側のυンブル動作と、正確にタイミング及び
レベルの一致したＬヂ１７ネル音声信号及びＲチャネル
音声信号を端子Ｐ４　、Ｐ５に導出する。

次に、ノイズでフレーム同期イム号を正確に検出できな
くなった場合、例えば（ｄ）に示Ｊように、１６ビツト
に満たないデータが現れる。このデータは、第２図の場
合、Ｌチャネルのデータであり、しチャネルのデータ示
すＬ／ＲりＯツク信号のレベルをハイレベルとすると、
非同期状態にＪ３いて、（ａ）に示すように、１６ビツ
トのパルス幅に満たないハイレベルの信号Ｐ１１が、Ｌ
／Ｒクロック信号中に現れる。

上記信ｊ１３ｐ１１は、エツジ検出回路１３によって、
両側の立も上がりエツジ及び立下りエツジが検出される
ので、端子Ｐ２からのビット同期クロックが１６クロツ
クカウントされない間に、カウンタ１４の出力がカウン
タ値比較回路１５に供給されてしまう。カウンタ値比較
回路１５は、このように１６クロツクに満たないカウン
ト値を比較すると、常にハイレベルを保持していた制御
信号１５ａをロウレベルに変化させる。制御信号１５ａ
がロウレベルに変化する期間は、信号ｐ１１のパルス幅
と一致している。

しかして、制御信号１５ａがロウレベルになると、先ず
、アンドゲート１６は、ハイインピーダンス出力を呈す
る。一方、アンドゲート１７もパルスＰ１１に対応Ｊる
期間、ビット同期クロックを通さなくなるので、ビット
同期りＩ］ラックマスクされたクロックがＤ／Ａコンバ
ータ１８に加わることになる。

こうして、非同期状態によりデータのシーケンシセル性
が失われると、ナンブルデータのクロック期間に満たな
いデータは、Ｄ／△変換されずにマスクされ、得られる
アナログ信号は、必ず１１ンブルデータごとのデータに
基づくアナログ出力となる。

このように、この発明は非同期状態によって生ずるサン
プルワード期間に満たないデータをＤ／Ａ変換しないこ
とで、第３図に示すように、得られるアナログ出力波形
は、データｐ１２より所定期間工だけ、データが得られ
なくなるが、再同期状態になってからのデータは、積分
形Δ／Ｄコンバータの性質によって、ＰＩ３に示すよう
に、阜準レベルの点からであり、第６図のように、ミュ
ート前のデータ値と波形的に不整合となることがない。

また、上記期間Ｔは、従来のミュート期間と異なり、再
同期状態への回復で直らに終了するので、非同期状態が
連続しても、ミュートが連続するということもなくなる
。

尚、上記実茄例は一例であり、例えばＤ／Δ］ンバータ
１８は、２ヂンネルのデータをアナログ信号に変換する
実施例で説明したが、データは１ヂンネルでも適用でき
る。この場合には、Ｌ　／　Ｒクロッグ信号としては、
１ナンプルデータの周期を示り信号となる。

［発明の効果］ 以上説明したようにこの発明によれば、フレーム同期信
号が検出されなくても、従来のミュート回路同様にノイ
ズを除くことができる。

【図面の簡単な説明】

第１図はこの発明に係るデジタル情報受信別のデコーダ
装置の一実施例を示す回路図、第２図及び第３図はこの
発明の詳細な説明するタイムチャート及び波形図、第４
図は従来の構成図、第５図及び第６図（よ従来の動作を
説明するタイムチャート及び波形図である。 １１・・・同期検出回路、１２・・・データ処理回路、
１３・・・エツジ検出回路、１４・・・カウンタ、１５
・・・カウンタ値比較回路、ＩＧ、　１７・・・アンド
ゲート、１８・・・Ｄ／Ａコンバータ、１９・・・シフ
トレジスタ、ＩＳａ・・・制御信号。 （ｅ）′ 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 アナログ信号を２進符号化した複数のサンプルデータご
   とにフレーム同期信号を付加して成る伝送デジタル信号
   を受信するデジタル情報受信機において、 受信データより前記フレーム同期信号を検出する同期検
   出手段と、 この同期検出手段の検出出力のタイミングで発生するエ
   ンコーダ側のクロックに同期したビット同期クロック、
   前記サンプルデータを直列データ化した直列データ及び
   この直列データのサンプル周期でハイレベル及びロウレ
   ベルに変化するサンプルクロック信号を出力するデータ
   処理手段と、このデータ処理手段からの前記サンプルク
   ロック信号の各ハイレベル及びロウレベル期間をカウン
   トし、規定値より少ない場合に、そのカウント期間に対
   応した期間に所定レベルの制御信号を発生する制御信号
   発生手段と、 この制御信号発生手段からの制御信号で前記ビット同期
   クロック及びサンプルクロック信号をマスクする回路手
   段と、 この回路手段から出力する前記ビット同期クロック及び
   サンプルクロック信号に基づいて前記直列データをアナ
   ログ信号に変換するデジタル／アナログコンバータとを
   具備したことを特徴とするデジタル情報受信機のデコー
   ダ装置。