JPH0210872A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ゲート電極に高融点金属を用いたＭＯＳトランジスタを
具える半導体装置の製造方法に関し、ソース・ドレイン
領域の形成にセルフ・アラインを可能にするため、ゲー
ト電極上にイオン注入のマスクを設け、然もそのマスク
の材料を電極窓の形成工程が複雑にならないものにしな
がら、ゲート電極のパターニング時にアンダーカットを
生じないようにさせることを目的とし、 ゲート電極形成用とする高融点金属膜の上に、二酸化シ
リコンまたは不純物ドープト二酸化シリコンの第１膜と
、弗素ラジカルで上記高融点金属よりエツチングされ易
い材料の第２膜とがその順に積層されてなるエツチング
マスクを形成し、弗素系ガスを反応ガスにした反応性イ
オンエツチングにより、高融点金属膜をパターニングし
てゲート電極を形成すると共に第２膜を除去し、ゲート
電極上に残された第１膜をイオン注入のマスクとして用
いるように構成する。

〔産業上の利用分野〕

本発明は、ゲート電極に高融点金属を用いたＭＯＳトラ
ンジスタを具える半導体装置の製造方法に関する。

ＭＯＳトランジスタを具える半導体装置においては、そ
の高集積化、高速化に伴いゲート電極配線の低抵抗化が
望まれている。このためゲート電極は、従来のポリシリ
コン（ポリＳｉ）から高融点金属シリサイドに変わって
きているが、更に抵抗の低い高融点金属膜導入が試みら
れている。

しかしながらその場合、高融点金属にはイオン注入に対
するマスク性がないという問題があり、この問題を克服
する方策が必要となる。

〔従来の技術〕

ゲート電極にポリＳｔまたは高融点金属シリサイドを用
いた従来の一般的なＭＯＳトランジスタは、ゲート電極
をマスクにしたイオン注入によって、ソース・ドレイン
領域をセルフ・アラインで形成している。そこでは、ポ
リＳｉまたは高融点金属シリサイドのイオン注入に対す
るマスク性を利用している。

そこでゲート電極に高融点金属を用いる場合には、高融
点金属がイオン注入のマスクとなり得ないことから、高
融点金属の上にイオン注入のマスクとなり得る膜を設け
てセルフ・アラインのイオン注入を可能にする必要があ
る。

第３図は、そのようにする方策の第１の従来例を示す側
断面図である。

同図に示すものは、二酸化シリコン（ＳｉＯ２）のゲー
ト絶縁膜２を形成したシリコン（Ｓｉ）基板１上にゲー
ト電極３形成用の高融点金属全県とイオン注入のマスク
４形成用のＳｉＯ２膜４Ａを順次被着し、レジスト５を
エツチングマスクにした反応性イオンエツチング（ＲＩ
　Ｅ）により、ＳｉＯ２膜４Ａと高融点金属膜３Ａをバ
ターニングしてゲート電極３とマスク４を形成し、セル
フ・アラインのイオン注入を可能にしようとするもので
ある。

しかしながら、このエツチングでは、高融点金属膜３Ａ
の上にＳｉＯ２膜４Ａが存在することから、高融点金属
膜４Ａにアンダーカットを生ずることが知られている。

このため第１の従来例は、ゲート電極３が所望のパター
ンとならなくなり実用に適さない。

そこでこれに代わるものとして、第４図（ａｌ　（ｂ）
の側断面図に示す第２の従来例がある。

同図に示すものは、第１の従来例のＳｉＯ２膜４Ａを窒
化シリコン（Ｓｉ３　Ｎ４　）膜６Ａに変えて、高融点
金属膜３Ａに上述のアンダーカットを生じないようにし
たものである。

しかしながらこの場合には、第１の従来例のマヌ、り４
に８亥当するマスク６が、ソース・ドレイン領域上の絶
縁膜である５ｉ０２と異質なＳｉ３　Ｎ４とな生 るため、第与図山）に示すように、層間絶縁膜７からゲ
ート電極３またはソース・ドレイン領域１ａに達する電
極窓８を形成する際に、その形成工程が複雑になって製
造が不安定になる問題がある。

またＳｉ３　Ｎ４膜６Ａは、ストレスが大きいので表面
に電荷が溜り易（、トランジスタの特性を不安定にさせ
る問題もある。

〔発明が解決しようとする課題〕

上述の従来例でゲート電極３上にイオン注入のマスク４
または６を設けたのは、ソース・ドレイン領域の形成に
セルフ・アラインを可能にさせるためである。しかしな
がら、第１の従来例は高融点金属膜３Ａのアンダーカッ
トにより実用性を失い、第２の従来例はマスク６の材料
が電極窓の形成工程を複雑にしている。

そこで本発明は、ゲート電極に高融点金属を用いたＭＯ
Ｓトランジスタを具える半導体装置を製造するに際し、
ソース・ドレイン領域の形成にセルフ・アラインを可能
にするため、ゲート電極上にイオン注入のマスクを設け
、然もそのマスクの材料を電極窓の形成工程が複雑にな
らないものにしながら、ゲート電極のパターニング時に
アンダーカットを生じないようにさせることを目的とす
る。

〔課題を解決するための手段〕

第１図（ａｌ〜（Ｑ）は実施例の工程を示す側断面図で
あり、ここでは便宜上この図を利用する。なお、全図を
通じ同一符号は同一対象物を示す。

上記目的は、第１図（ｂｌに示されるように、ゲート電
極形成用とする高融点金属膜３への上に、ＳｉＯ２また
は不純物ドープトＳｉＯ２の第１膜１１と、弗素ラジカ
ルで上記高融点金属よりエツチングされ易い材料の第２
膜１２とがその順に積層されてなるエツチングマスク１
０を形成し、弗素系ガスを反応ガスにしたＲＩＥにより
、第１図（Ｃ）に示されるように、高融点金属膜３Ａを
パターニングしてゲート電極３を形成すると共に第２膜
１２を除去し、ゲート電極３上に残された第１膜１１を
イオン注入のマスクとして用いる本発明の製造方法によ
って解決される。

〔作　用〕

ＳｉＯ２または不純物ドープトＳｉＯ２の膜は、イオン
注入のマスクとなり得て、然もソース・ドレイン領域上
の絶縁膜である５ｉ０２と同質であることから、ゲート
電極上にあって電極窓の形成工程を複雑にしないもので
ある。しかしながら第１の従来例のようにすれば、ゲー
ト電極のパターニングの際にアンダーカットを生じさせ
る。

そこで本発明は、第１の従来例に類似させながら上記ア
ンダーカットを生じないように工夫したものである。そ
の要点は、上記エツチングマスク１０の構成にある。

第２図は、本発明によるゲート電極のパターニングを説
明する側断面図である。

即ち、エツチングマスク１０は、イオン注入のマスクと
する第１膜１１の上に上記材料の第２膜１２が付加され
ている。

このエツチングマスク１０の存在の下で弗素系ガスを反
応ガスにしたＲＩＥにより高融点金属膜３八をパターニ
ングすれば、等方性に作用する弗素ラジカル■が第２膜
１２に引き寄せられて、高融点金属膜３Ａのエツチング
に寄与するものは異方性に作用するイオン■が主体とな
り、高融点金属膜３Ａにアンダーカットを生ずることが
なくなる。そしてその結果として形成されたゲート電極
３は、幅が第１膜１１に倣ったものとなる。

かくして、所望のゲート電極３と、その上の第１膜１１
である所望の材料からなるイオン注入のマスクが得られ
て、ソース・ドレイン領域の形成にセルフ・アラインが
可能となり、然も電極窓の形成工程が複雑になるのを避
けることができて、当該半導体装置に対して安定した製
造ができるようになる。

〔実施例〕

以下本発明の実施例について第１図（ａ）〜（ｅ）を用
いて説明する。

第１図において、先ず（ａ）を参照して、５ｉ０２ゲー
ト絶縁膜２を形成したＳｉ基板１上に、ゲート電極３形
成用として厚さ０．２μｍのタングステン（Ｗ）からな
る高融点金属膜３Ａと、エツチングマスク１０の第１膜
１１形成用として厚さ０．２μｍのＳｉＯ２膜１１Ａと
、エツチングマスク１０の第２膜１２形成用として厚さ
０．４μｍのポリＳｉ膜１２Ａを、その順に堆積形成す
る。

これら各膜それぞれの堆積は、気相成長またはスパッタ
の何れでも良い。また５ｉＯｚ膜１１Ａは、不純物をド
ーピングしたもの伊１えばＰＳＧなどであっても良い。

ポリＳｉ膜１２Ａは、弗素ラジカルで高融点金属全県よ
りもエツチングされ易く、高融点金属膜３Ａをパターニ
ングする後程のＲＩＥにおけるエツチングレートが高融
点金属膜３Ａの２倍であることから、厚さを高融点金属
膜３Ａの２倍にしである。

次いで（ｂｌを参照して、レジスト５をエツチングマス
クにしたＲＩＥにより、ポリＳｉ膜１２Ａと５ｉ０２膜
１１Ａをパターニングして、第１膜１１及び第２膜°１
２で構成されるエツチングマスク１０を形成する。

このＲＩＢにおける反応ガスには、ポリＳｉ膜１２Ａに
対してＣＣｌ４＋Ｑ２を、ＳｉＯ２膜１１＾に対してＣ
ＨＦ、＋ＣＦ、を用いれば良い。レジスト５は、エツチ
ングマスク１０を形成した後に除去する。

次いで（Ｃ１を参照して、弗素系ガス例えばＳＦ６を反
応ガスにしたＲＩＥにより高融点金属膜３Ａをパターニ
ングする。高融点金属膜３Ａは、先に説明したようにア
ンダーカットを生ずることなくパタ−ニングされて、所
望のゲート電極３を形成する。

そしてその際、第２膜１２が消失する。それは、上記パ
ターニングと同時に第２膜１２がエツチングされ、然も
第２膜１２の厚さを先に述べたように高融点金属膜３Ａ
の厚さに整合させであるからである。

なお、このＲＩＥの反応ガスには、ＣＦ、またはＮＦ３
を用いても良い。

このようにして上面に第１膜１１を設けて形成されたゲ
ート電極３は、第１膜１１がイオン注入のマスクとなり
得ることから、イオン注入に対して従来の一般的なポリ
Ｓｉまたは高融点金属シリサイドのゲート電極と同様に
扱うことができるようになり、然も第１膜１１が５ｉ０
２であることから、以後の工程は従来の一般的なものと
同じになる。

即ち（ｄ）を参照して、ソース・ドレイン領域の低濃度
イオン注入を行い、更に絶縁側壁７ａを形成してから同
じく高濃度イオン注入を行って、ＬＤＤ（Ｌｉｇｈｔｌ
ｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造のソース・ドレイン
領域１ａをセルフ・アラインで形成する。ここでは、い
うまでもなく第１膜１１がイオン注入のマスクとなって
いる。

次いで（ｅ）を参照して、ＰＳＧの層間絶縁膜７を形成
し、層間絶縁膜７からゲート電極３またはソース・ドレ
イン領域１ａに達する電極窓８を形成し、更に配線９な
どを形成して半導体装置を完成させる。その際、電極窓
８の形成は、第１膜１１が５ｉＯｚであることから、ゲ
ート電極３上のものとソース・ドレイン領域ｌａ上のも
のとを同一工程で行うことができて、工程が複雑になる
ことがない。

上述の実施例では、高融点金属膜３Ａをタングステンに
し、また第２膜１２の材料をポリＳｉにしたが、前者を
他の高融点金属例えばチタン（Ｔｉ）やモリブデン（Ｍ
ｏ）などにし、後者を高融点金属シリサイド例えばタン
グステンシリサイドなどにしても実施例と同様にするこ
とができる。

〔発明の効果〕

以上説明したように本発明の構成によれば、ゲート電極
に高融点金属を用いたＭＯ３Ｉ−ランジスタを具える半
導体装置を製造するに際し、ソース・ドレイン領域の形
成にセルフ・アラインを可能にするため、ゲート電極上
にイオン注入のマスクを設け、然もそのマスクの材料を
電極窓の形成工程が複雑にならないものにしながら、ゲ
ート電極のパターニング時にアンダーカットを生じない
ようにさせることができて、安定した製造を可能にさせ
る効果がある。

【図面の簡単な説明】

第１図（ａｌ〜（１？）は実施例の工程を示す側断面図
、第２図は本発明によるゲート電極のパターニングを説
明する側断面図、 第３図は第１の従来例を示す側断面図、第４図（ａ）　
（ｂ）は第２の従来例を示す側断面図、である。 ３はゲート電極、 ３Ａは高融点金属膜、 ５はレジスト、 ７は層間絶縁膜、 ７ａは絶縁側壁、 ８は電極窓、 ９は配線、 １０はエツチングマスク、 １１はｌＯの第１膜、 １１Ａ　は５ｉＯｚ膜、 １２は１０の第２膜、 １２ＡはポリＳｔ膜、 である。

Claims (1)

【特許請求の範囲】
1. ゲート電極に高融点金属を用いたＭＯＳトランジスタを
   具える半導体装置を製造するに際し、ゲート電極形成用
   とする高融点金属膜（３Ａ）の上に、二酸化シリコンま
   たは不純物ドープト二酸化シリコンの第１膜（１１）と
   、弗素ラジカルで上記高融点金属よりエッチングされ易
   い材料の第２膜（１２）とがその順に積層されてなるエ
   ッチングマスクを形成し、弗素系ガスを反応ガスにした
   反応性イオンエッチングにより、高融点金属膜（３Ａ）
   をパターニングしてゲート電極（３）を形成すると共に
   第２膜（１２）を除去し、ゲート電極上に残された第１
   膜（１１）をイオン注入のマスクとして用いることを特
   徴とする半導体装置の製造方法。