JPH0211066A - テレビジョン装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン装置用偏向同期回路に関する
。

〔発明の背景〕

テレビジョン信号による映像の表示は、例えば電子ビー
ムに映像管観察スクリーンの表面を繰返し走査させるこ
とによって行われる。ビーム強度が表示すべき映像を表
わすビデオ信号によって変調されて映像がスクリーンに
形成される。ビームの走査を表示情報に同期させるため
に、ビーム走査回路即ち偏向回路は、例えば合成ビデオ
信号中で映像情報と合成されている同期信号に同期化さ
れる。この同期信号は、受信された際に電気的ノイズの
形で歪みを含んでいることがある。

この同期信号のパルスは、伝送される際に安定した割合
で繰返し発生する。ノイズが存在するため、通常は発振
器を使用して水平偏向回路を水平同期信号パルスに同期
させている。この発振器は位相ロックループ（ＰＬＬ）
によって制御され、かつこのＰＬＬ中に含まれている。

この発振器は、例えば同期信号周波数ｆ、の大きな倍数
の周波数に等しい周波数をもった信号を発生しる。ＰＬ
Ｌ動作のために、例えば１つの同期パルスがノイズによ
って不明瞭になっても発振器の周波数は実質的に不変て
あり偏向回路は規則正しい偏向制御パルスを受信し続け
る。

上述のように、ＰＬｔ、の安定性を得るためにｆ、より
も高い周波数で動作する発振器を使用することが望まし
い。このような発振器の後段には、発振器信号から安定
性の高い水平周波数出力信号を生成する分周器か設けら
れている。水平周波数出力信号は１例えばＰＬＬによっ
て入来同期信号の位相にロックされる。

このようなＰＬＬは集積回路（ＩＣ）内部に設けること
が出来る。このような集積回路としては例えば東芝社製
のＴＡ７７７７がある。このＩＣ或いはこれに類似した
他のＩＣは、対応する一対の出力端子に、水平周波数ｆ
、を持つ第１の出力信号と水平周波数ｆ、の３２倍であ
る発振器周波数を持ち第２の出力信号とをそれぞれ発生
する。この第１の出力信号はテレビジョン受像機中で水
平周波数偏向電流を生成するのに使用されるものである
。

テレビジョン受像機の正常な動作時には、水平偏向回路
出力段が高電圧の帰線パルスを発生する。通常この高電
圧パルスを整流し濾波することによって受像機の映像管
の動作に必要な高電圧のアルタ電圧を得ている。

偏向巻線中の偏向電流と水平偏向回路出力段によって生
成される帰線パルスとの両タイミングは、アルタ電圧発
生回路の負荷に依存する態様で変動することがある。例
えばこの負荷は映像管に表示されている映像の輝度に依
存している。水平帰線パルスのタイミングの変動によっ
て、表示されている映像が歪むという不都合が生じる可
能性かある。

同期信号に対する偏向電流のタイミングに変動か生じる
のを防ぐために二重帰還ループ回路構成を使用すること
かてきる。この構成では、水平発振器は例えば水平周波
数より高い周波数の信号を発生する。この発振器により
発生された信号は分周器によって分周されて水平周波数
を持つ出力信号か発生される。比較的長い時定数を持つ
ＰＬＬがこの発振器を制御し、発振器出力信号は水平同
期信号に対して周波数及び位相が同期するように維持さ
れる。上記分周器はこのＰＬＬ中に設けることが出来る
。水平偏向回路のタイミングのこの負荷依存性変動を補
償するために、位相制御ループ回路（Ｐ（：Ｌ）を使用
することができる。このＰＣＬには位相検知器が含まれ
ており、この位相検知器の第１の入力端子はＰＬＬの出
力に接続され、第２の入力端子は、帰線パルスに応答す
るために偏向回路出力段に接続されている０位相検知器
は、第１及び第２入力端子における信号の位相差を表わ
す信号を生成する。ループ濾波器か位相検知器の出力に
接続されていて制御信号を生成する。制御可俺移相器が
このループ濾波器により発生された制御信号に応答して
水平周波数駆動パルスを発生する。この駆動パルスは、
ビーム電流負荷が変動しても帰線パルスをＰＬＬの出力
信号に同期させる可変位相を持っている。　ＰＣＬでは
、水平周波数の倍数である種々の周波数を持つその内部
動作タイミング信号がＴ’ＬＬの水平周波数出力信号に
対して対応する所定の一定の位相を持つことが必要な場
合がある。このようなタイミングの各々は、例えば、Ｐ
ＬＬによって発生され且つ水平周波数の大きな倍数（例
えば３２倍）の周波数を持つ第２の出力信号から生成さ
れる。

ＰＣＬは、第２の出力信号を発生する第１の集積回路と
は別個の第２の集積回路ＮＧ）内に設けてもよい。前述
したように第２の出力信号は、３２×ｆ、に等しい基本
周波数を持つ。この：１２ｘｆｔ＋の基本周波数の信号
成分に加えて第２の出力信号には、この第２の出力信号
の波形を理想の矩形波形から逸脱させる原因となる不所
望な高次の高調波か含まれていることかある。この不所
望な高調波によって第２のＩＣのＰＣＬの同期か乱され
るという不都合が生じることかある。

第１のＩＣからの３２Ｘ　ｆ、の信号を第２のＩＣに供
給する際１例えばＰＬＬからの高次高調波か第２のＩＣ
中のＰＣＬの動作に悪影響を及ぼすのを防ぐ結合回路を
介して行うことが望ましい。

例えば観察者が新しいテレビジョンチャンネルを選択す
る時、第１のＩＣ中のＰＬＬによって発生される３２×
ｆ□の第２の出力信号が、水平同期信号の消失の結果と
して過渡期間中著しく妨害されることかある。このよう
な妨害によってＰＣＬにより発生される駆動信号か一時
的に消失し、偏向回路出力段が一時的に停止するという
不都合が生じることがある。これは、第２のＩＣ中のＰ
ＣＬによって発生される駆動信号か消失されると上記出
力段はアルタ電圧及びテレビジョン受像機を動作させる
のに必要な他の付勢電圧を生成できないためである。更
に、この駆動信号が誤って公称周波数ｆ□よりも可成り
低い周波数で発生されると、アルタ電圧か、高電圧保護
回路か動作して完全な停止を行うようなレベルにまで増
大することかある。従って、第２の出力信号が著しく妨
害された場合、この妨害か生じている期間中第２のＩＣ
のＰＣＬに３２×ｆ、にほぼ等しい周波数の信号を供給
することか望ましい。

〔発明の概要〕

この発明の１つの特徴に従えば、第２のＩＣには正の帰
還を備えた再生増幅器段か含まれている。

正常な安定状態動作中、第１のＩＣ中のＰ　Ｌ　Ｌによ
って発生された３２×Ｆ□の周波数を持つ第２の出力信
号はタンク回路に容量的に供給される。このタンク回路
は、第２のＩｃ中の上記再生増幅器段の入力端子に接続
されており、第１のＩＣによって発生された第２の出力
信号に対するこの増幅器段の出力信号の同期を維持する
。この再生増幅器段の出力信号はＰＣＬに供給される。

またこの再生増幅器段の出力信号の波形は、タンク回路
の素子によって決定される。再生増幅器段の正の帰還は
、第２の出力信号の不所望な高調波か再生増幅器段の出
力信号の波形に悪影響を及ぼすのを防ぐヒステリシスを
与えるという利点かある。

通常の動作中、Ｐ　Ｌ　Ｌの第２の出力信号は再生増幅
器段の出力信号の位相を具合よく制御する。この制御は
、再生増幅器段の出力信号をＰＬＬの第２の出力信号に
同期させることによって行われる。

同時に、不都合な高調波によって起こることのある第２
の出力信号の乱れか再生増幅器段出力信号の波形に悪影
響を及ぼすことが防止される利点がある。

この発明の別の特徴に従えば、再生増幅器段は発振器と
して動作するように構成されている。第１のＩＣ中のＰ
ＬＬの第２の出力信号が、例えばテレビジョン受像機の
チャンネル選択の切替によって、著しく乱されると、発
振器として動作するこの再生増幅器の作用によって、公
称周波数に近い周波数を持つ駆動信号が中断されずに発
生される。このようにして、例えば偏向回路出力段中の
高電圧電源の停止１−か防止されるという利点かある。

この発明の更に別の特徴に従えば、テレビジョン偏向装
置には、偏向周波数に関連する周波数を持つ同期入力信
号の信号源と、共振回路と、この入力信号に応答する第
１の発振器を含む位相ロックループとか含まれている。

第１の発振器は、偏向周波数に関連する周波数を持った
第１の信号を発生する。この第１の信号は上記共振回路
に供給される。この共振回路は、第２の信号から不所望
な高次高調波か濾波除去された形て第１の信号に同期し
た第２の信号を発生するように同調されている。再生帰
還を有し上記第２の信号か供給される入力端子を有する
増幅器が、対応する周波数を持った第３の信号を発生す
る。この第３の信号に応答するランプ波発生器があって
、鋸歯波形を持ったランプ信号を第３の信号の位相によ
って決定される位相で発生する。制御信号に応答する偏
向回路出力段が、偏向巻線中にこの制御信号の位相によ
って決定される位相で偏向電流を発生し、且つこの偏向
電流の位相を表わす位相表示信号を発生する。同期信号
と位相表示信号とに応答する位相検知器がこの同期信号
と位相表示信号との間の位相差に従って位相差表示信号
を発生する。この位相差表示信号とランプ信号とに応答
する移相回路か、位相差表示信号に従って変化する位相
を持つ制御信号を発生する。

（実施例の詳細な説明） 添付図面にはこの発明の一実施例である水平偏向回路が
示されている。この回路において、Ｎｌ５Ｃ方式では６
３．５マイクロ秒の周期Ｈとこれに対応する１５．７５
　ＫＨ，の周波数ｆｎを持った水平同期パルスＳ工か、
例えばテレビジョン受像機の通常の同期分離器（図示せ
ず）から第１の位相検知器（ＤＥＴ）３０の入力端子３
０ａに供給される。安定状態動作期間中の周波数がｆ、
である、信号Ｏ□が、キャパシタＣｅを介してこの位相
検知器３０の別の入力端子３０ｂに供給される。この位
相検知器３０に発生された、信号ＳＩ（と信号Ｏ１４と
の位相差を表わす位相差表示信号Ｐ□は、電圧制御発振
器（ＶＣＯ）３１の周波数制御入力端子３１ａに供給さ
れる。この発振器３１は、誘導性−容量性の周波数決定
共振素子であるクリスタルＸＴＬに従って３２ｘ　ｆ、
の周波数を持つ出力信号０３２□を発生する。この信号
０３□□は分周器３２によって３２分の１に分周されて
、信号０．が生成される。位相検知器３０、発振器３１
及び分周器３２は位相ロックループ（ＰＬＬ）２０を形
成し、このＰＬＬ　２０は例えば前述の東芝社製集積回
路（ｒｃ）のような第１のＩＣ１００中に組込むことが
出来る。　ＰＬＬ　２０の動作によって、信号ＯＨと信
号０３２．とは信号Ｓ、に同期される。第２の集積回路
（ＩＣ）　２００内に設けることが出来る制御部を持つ
位相制御ループ（ＰＣｌ、）７０は、この発明の１つの
特徴を実施した形成形同期回路３００によって発生され
る３２Ｘ　ｆ□の周波数を持った信号０３２□に応答す
る。

回路３００には、差動増幅器を１＃成するように接続さ
れたトランジスタＱ４９及びＱ５０か設けられている。

このトランジスタＱ４９及びＱ５０の両エミッタ電極に
はトランジスタＱ６２のコレクタ電流か供給される。エ
ミッタホロワとして動作するトランジスタＱ５１のエミ
ッタ電極は、トランジスタＱ５０のベース電極に接続さ
れている。トランジスタＱ５１のエミッタ電流は、この
トランジスタＱ５１のエミッタとトランジスタＱ５（］
のベースとの接合点に接続されたコレクタ電極を持つト
ランジスタＱ６３によって供給される。供給電圧Ｖｃｃ
とトランジスタＱ４９との間にダイオードとして接続さ
れたトランジスタＱ４８は、トランジスタＱ５１のエミ
ッターベース接合の温度依存性変動に対して温度補償を
行う。したかって、差動増幅器の閾値は電圧ｖ０゜にほ
ぼ等しい。

トランジスタＱ４９のベースとトランジスタＱ４８のエ
ミッタとの相互接合点に接続されたコレクタを持つトラ
ンジスタＱ６１はトランジスタＱ４８のエミッタ電流を
供給する。トランジスタＱ６１．　Ｑ６２及びＱ６３の
各ベース電極は、図示されていない回路によって生成さ
れた温度補償された電圧Ｖによって制御される。この電
圧Ｖによって、トランジスタＱ６１、ＱＩｉ２、及びＱ
６３の各コレクタ電流は、周知のように動作温度範囲全
体に亘って実質的に温度と無関係になる。トランジスタ
Ｑ４９のコレクタ電極はトランジスタＱ５１のベース電
極へ戻るように接続されて、差動増幅器中に正の帰還路
を形成している。この増幅器をヒステリシスを持った再
生増幅器段として動作させるために十分な正の帰還が与
えられる。トランジスタＱ５１のベース電極はＩＣ２０
０の入力端子であるピン７に接続されている。外部に並
列に接続されたインダクタし、抵抗Ｒ及びキャパシタＣ
Ｉは、はぼ：１２ｘｆｏの周波数に同調する共振タンク
回路を回路を形成している。

キャパシタＣ２によって信号０３□□がこのタンク回路
に供給され、同期か与えられる。抵抗Ｒはタンク回路の
Ｑを制御する。

トランジスタＱ５０のコレクタは、トランジスタＱ９９
８及び９９９を含む第１の電流ミラー回路と、トランジ
スタＱ９９６及びＱ９９７を含む第２の電流ミラー回路
と、ゲート９９０とを介してフリップ・フロップ４０の
入力端子４０ａに接続されており、この入力端子４０ａ
に信号０３□１．′が生成される。

この発明の１つの特徴に従えば、抵抗凡の値を十分に大
きく選定することによって、回路３００が正の帰還のた
めに自走発振器として約３２Ｘ　ｆＨの周波数で動作す
るように設計できる。この発振器として動作する回路３
００は、その正常動作期間中、直流阻止キャパシタＣ２
を介してタンク回路に供給される信号０３２Ｈに同期化
される。即ち、この信号０３゜□に引込まれる。回路３
００は、同期化されると、Ｐｌ、Ｌ　２０（７）ＶＣＯ
３１がコノ回路３００ノ位相及び周波数を制御するマス
クとなるスレーブモードの発振器として動作する。また
、抵抗Ｒの値をより小さくすることによって、差動増幅
器が発振作用なしに動作するように設計することも出来
る。

信号０３□□には１例えば図示のようにその波形にスパ
イク１１１を形成する不所望な高次の高周波が含まれて
いることがある。この不所望な高次の高調波はＰＬＬ　
２０のＶＣＯ３１で発生されるもので１例えば信号０，
２□が前記東芝社製のＩＣのピン６３から取出される時
に発生する。この高次高調波の各々の位相は、３２Ｘ　
ｆＨの基本周波数を持つ信号ｏ３□□の信号成分の位相
に対して変動することがある。

この変動は、例えばＰＬＬ　２０が信号Ｓ□のロックさ
れるまでの過渡動作モードにある時に生しる可能性があ
る。この各高調波の位相変動のために、信号０１□８′
に不都合な位相のゆらぎ（ジッタ）が生じる可能性があ
り、また信号０３□８′　のデユーティ・サイクルかそ
の公称値５０％からずれることかある。このデユーティ
・サイクルの公称値からのずれは、後程詳しく述べるＩ
’Ｃ［、７０の動作に悪影響を及ぼすことがある。

インダクタし、キャパシタＣ１及び抵抗Ｒによって形成
されるタンク回路によって、ビン７におけるＩＣ２００
の入力信号から１２ｘ　ｆ、の基本周波数と兄なる周波
数を持つスプリアス信号成分か濾波除去されるといる利
点がある。更に、トランジスタＱ４９のコレクタを含む
正の帰還路により与えられるヒステリシスによって、不
所望な高次高調波かトランジスタＱ４９及びＱ５０の切
替え遷移時間に影響を及ぼすことか防止されるという利
点かある。これらの遷移時間によって、ＰＬＬ　２０に
よって発生する必要な位相情報かＰＣＬ　７０に与えら
れる。

差動増幅器のヒステリシスの特質とタンク回路の濾波効
果の両方或いは何れか一方によっ′〔、信号ｏ、、Ｈ’
は、５０％のデユーティ・サイクルを持った矩形波形に
なる。５０％のデユーティ・サイクルは、後程述べるＰ
Ｃｌ、　７０内に含まれるデジタル回路が適切に動作す
るために必要である。

ＰＣＬ　７０は、周波数ｆｌｌを持った信号Ｄ□を発生
する。この信号Ｄ□はインバータ１３３を介して水モ駆
動！！３３に供給され、この水平駆動器３３は信号３３
ａを発生し、この信号３３ａは切替トランジスタＱｌの
ベース電極に供給される。このトランジスタＱ１は例え
ば通常の水平出力段９９中に含まれている素子である。

この出力段９９フライバック変成塁ＴＯの巻線３４に高
電圧の帰線パルスを生成する。高電圧供給源３５かこの
パルスを使用して端子３５ａにアルタ電圧Ｕを発生する
。このアルタ電圧Ｕは、テレビジョン受像機の陰極線管
のアルタ電極（図示せず）に供給される。ＰＣＬ　７０
は信号０１１に同期化される。この同期化は、偏向巻線
Ｌｙの偏向電流ｉｙが後程詳述する様に巻線３４に掛け
るビーム電流負荷の変動にもかかわらず信号ＯＩ４に対
して一定の位相関係に維持されるように行われる。

前述したように、回路３００は、発振器として動作する
ように設計できる。このような実施例ては回路３００は
、これを発振器として動作させるトランジスタＱ４９の
コレクタを介する正還元かあるために信号０３□□が無
くても信号０３２Ｎ’を発生する。従って、例えばテレ
ビジョン受像機を新しきテレビジョンチャンネルを受信
するように合わせたために信号０１□□が乱された場合
、回路コ００は、ＶＣＯ３１か信号ＳＨに位相ロックさ
れるまで持続する対応する過渡期間中マスタモートの発
振器として動作する。従って、出力段９９は、この過渡
期間中うまく動作し続けてアルタ電圧Ｕを生成する。

ＩＣ２００には分周回路４５か含まれている。この回路
４５には、：１２Ｘｆｕの周波数を持った信号０３９Ｈ
’を受信するクロック受信入力端子４０ａを有するクリ
ップ・フロップ（ＦＦ）４０が含まれている。このフリ
ップ・フロップ４０は、信号ｏ、２．’のクロック端か
表われるごとに、トグルする、即ち状態を変える、出力
信号Ｅ１６□を発生する。この信号Ｅ１６１＋は、信号
０３□９の周波数の２分の１である１６Ｘ　ｆ。

の周波数を持っている。フリップ・フロップ４０は、ク
リップ・フロップ４０乃至４４を持つ５段の縦続接続さ
れた分周回路４５中の第１段を形成している。この回路
４５は、それぞれ１６ｘ　ｆ、、　８　ｘ　ｆ、、　４
×ｆ）１．２×ｆＨ，及びｆ、の周波数を有する対応出
力信号Ｅ１８Ｈ、ＥＩＩＨＩ　Ｅ４ＨＩ　Ｅｇｏ及びＥ
、をそれらに対応するフリップ・フロップ４０乃至４４
の出力端子に発生する。この回路４５が適切に動作する
には。

信号０３２Ｈ’が、５０％のデユーティ・サイクルを有
する形で、前述のようにして発生されることを要する。

フリップ・フロップ−０乃至４４の各リセットパルス受
信端子ＲＥＳＥＴには、ＡＮＤゲート５２を介して水平
周波数信号Ｏ□が供給され、それによりフリップ・フロ
ップ４０乃至４４は信号ＥＩ６□、Ｅ６□、Ｅ４Ｈ１Ｅ
２．、及びＥ、の各々の位相を急速にリセットして信号
ＯＨの位相と確実に一致させるようにする。この様な信
号の位相のリセットは、後程述べるようにフリップ・フ
ロップ４０乃至４４の各々が信号０□の立上がり端０１
ｌＩｌが現われた時に急速にＦＡＬＳＥ状態になるよう
にすることによって行われる。フリップ・フロップ４０
乃至４４はこのようにして初期状態に設定される。この
フリップ・フロップ４０乃至４４の初期状態の設定は、
これらがＰＬＬ　２０の帰還ループ外に設けられている
ために必要である。仮にフリップ・フロップ４０乃至４
４が初期状態に設定されないとしたら、これらの出力信
号の各々の位相は所定のものとはならず、その結果ＰＣ
Ｌ　７０か適切に動作しないことになる。

フリップ・フロップ（ＦＦ）５１は信号Ｏ１ｌを約１マ
イクロ秒だけ遅延させて極性の反転した遅延信号５１ａ
を生成する。この１マイクロ秒の遅延時間は、信号０３
□、′の遷移端を用いてフリップ・フロップ５１をクロ
ックするために生ずるものである。

この遷移端は、分周器３２をクロックするのに使用され
た遷移幅相互間に生ずる。遅延信号５１ａは、ＡＮＤゲ
ート５２の入力端子５２ａに供給されて、信号０□の立
上がり端０□１の１マイクロ秒後にゲート５２を非可動
状態とする。従って、信号５１ａと０１１の両者が同時
対応するＴＲＵＥ状態にある時に、パルス５０が導体４
９上に発生される。パルス５０は約１マイクロ秒の持続
時間と島の水平周波数とを持ち、信号ＯＮに同期化され
ている。パルス５０が現われると。

フリップ・フロップ４０乃至４４の各々は初期状態化さ
れて、それぞれ例えばＦＡＬＳＥ状態のような所定状態
の出力信号を発生する。

フリップ・フロップ４０乃至４４の各出力信号も信号０
５．或は信号５０の周波数ｆ工の周期性を持っている。

従って、ＰＬＬ　２０の信号０□及びｏ３．、’に著し
い位相変動が生じなければ、クリップ・フロップ４０乃
至４４の対応する各出力信号は、信号Ｏ１＋に対してそ
れぞれ一定の位相関係を保っている。

信号Ｅ＋ａｎ　、ＥＩＳＨ，Ｅ４Ｈ，Ｅｌｌｌｌ及びＥ
□を信号ｏｎに同期化させることによって、これらの信
号を用いて信号０、の各岡期Ｈ中に所定の時点で生じる
パルス端を持つタイミング信号を得ることが出来る。こ
のようなタイミングパルス即ちタイミング信号が生成さ
れる解像度は、信号０３□□或いは信号０□２Ｈ’の周
期によって決定される。　ＰＣＬ　７０において鋸歯状
基準信号を発生するために使用されるフリップ・フロッ
プ５３の出力端子５３ａに生成される水平周波数信号３
６は、このようなタイミング信号の代表例である。

信号３６を発生するために、信号Ｅ、、、、Ｅ、、及び
Ｅ□はＡＮＤゲート５４の対応する入力端子に供給され
、このゲート５４はこれらの信号の各々か他の信号と同
時にＴＲＵＥ状態にある時にＴＲＵＥ状態の信号５４ａ
を生成する。この信号５４ａはフリップ・フロップ（Ｆ
Ｆ）５３のデータ入力受信端子５３ｃに供給される。ま
た信号Ｅ　ａＨは、フリップ・フロップ５３のクロック
入力受信端子５３ｂに供給される。フリップ・フロップ
５３は、信号５４ａを信号Ｅ８□により決定される期間
だけ遅延させて信号３６を生成する。

この信号３６は、周期Ｈ中の約８マイクロ秒間はＴｎＵ
Ｅ状態にあり、周期Ｈの残りの期間はＦＡＬＳＥ状態に
ある。　ＡＮＤゲート５４とフリップ・フロップ５３と
によって信号３６は、信号Ｅ　６Ｈ＋　Ｅ　４Ｈｔ　Ｅ
　ｔｏ及びＥ。

によって決定される所定の遅延時間例えば４マイクロ秒
だけ信号Ｏ１（に対して遅延させられる。この信号３６
はＩＣ２００のランプ波発生器３７のタイミングを制御
するのに使用される。このランプ波発生器３７は、Ｐ（
：Ｌ　７０において以下に述べるように使用される。

ランプ波発生器３７は鋸歯状信号３７ａを発生し、この
信号３７ａは電圧比較器（ＧＯＭＰ）３８の入力端子３
８ａに供給される。ランプ波発生器３７には電流源ｉｃ
ｓか含まれ、この電流源ｉｃｓはＩＣＺＯＯの外部設け
てもよいキャパシタＣ３７に接続されている。このキャ
パシタＣ＋７の両端間にはスイッチ３７ｂが接続されて
いて、これを放電させ、またその後この両端間の鋸歯状
信号３７ａを水平周波数制御信号３６がＴＲＵＥ状態に
ある限り一定のレベルに維持する。

信号３６がＦＡＬＳＥ状態にある時、電流源ｉｃｓキャ
パシタＣ１７を充電して信号３７ａの上向きランプ部分
３７ｃを形成する。

信号Ｏ□は、またフリップ・フロップ（ＦＦ）：１９を
介して第２の位相検知器（ＤＥＴ）　５７の入力端子５
７ａにも供給される。クリップ・フロップ３９は、信号
Ｅ８Ｈによってクロックされて、信号０□に対して約４
マイクロ秒遅延した遅延信号３９久を発生する。

この４マイクロ秒の遅延を行う目的は、ＰＣＬ　７０中
の種々の遅延、例えば次に述べる遅延及びパルス成形回
路網５８における遅延等を補償することである。フライ
バック変性器Ｔｏの巻線１３６に発生した信号Ｆ、が、
上述の遅延及びパルス成形回路網５８を介して位相検知
器５７の第２の入力端子５７ｂに供給される。この信号
Ｆ□は、偏向巻＆！ｔｙを流れる偏向へ バシタ）６６にサンプル保持され、制御信号５６ｏ−が
比較器３８の第２の入力端子３８ｂに形成される。

所定の期間Ｈ中に信号３７久のランプ部分３７ｃか比較
器３８の端子３８ｂにおける信号６６ｃＡ、よりも大き
くなると、比較器３８は出力信号６０の信号遷移端を発
生し、この出力信号６０はワンショット・フリップ・フ
ロップ（ＦＦ）６１のトリガ入力端子６１ａに供給され
る。次にクリップ・フロップ６１は例えば一定の持続時
間を持つパルスＤＨａを発生する。このパルスＤ□は水
平駆動機３３に供給され、これによってトランジスタＱ
、は例えば非導通になる。比較器３８は信号Ｆ１１が信
号ＯＦＩに対して一定の位相関係を持つようにパルスＤ
□の位相を信号Ｏ□の位相に対して変化させる。従って
、信号Ｆ０の位相に変化を起こす傾向のある高電圧供給
源３５の端子３５ａのおけるアルタ負荷の変化は制御信
号６６ａに対応する変化を起こし、この制御信号６６（
Ｌの変化により、パルスＤ□の遅延の位相が負帰還的に
変えられる。信号Ｆ、の位相が変化してもパルスＤＨｊ
の位相の変化によって、信号Ｆ□と偏向電流ｉｙの位相
か信号０□に対して一定に維持される。

帰線信号Ｆ、の位相変動に対するＰｆｌ：Ｌ　７０のト
ランキング応答時間は、同期入力信号ＳＮの位相変動に
対するＰＬＬ　２０における対応するトランキング応答
よりも速い。この理由は、ＰＣＬ　７０が、例えば電子
ビーム電流が速く変化するために起きる出力段９９にお
ける速い切替え時間変動に適応できるように最適化され
ており、一方ＰＬＬ　２０が信号Ｓ□中の同期パルスに
伴うノイズ或いはジッダを排除できるように最適化され
ているためである。

例えは′視聴者の希望で新しいテレビジョン・チャンネ
ルが選択された直後に起こるロック・インの期間中、基
本周波数を持つ信号０．４．、の信号成分の位相か信号
３１１の位相に対して変動することかある。同時に信号
Ｏｆｆｆｆ１Ｈの高調波の位相も基本周波数の位相に対
して変動することがある。その結果信号０３２Ｈの波形
はロック・イン期間中変化する。もし回路３００が動作
しなければ、この信号Ｏ：１２１Ｉの波形変化のために
信号０３□□のデユーティ・サイクルは５０％の交渉値
にならないことになる。このようにデユーティ・サイク
ル箋か変動することは望ましくない。即ち、このデユー
ティ・サイクルの変動のために分周回路４５とフリ・ン
ブ・フロップ５１を含むこの分周回路４５を初期状態化
するための回路とか誤った状態をとることかあり、ＰＣ
ｌ　７０に不所望な過渡状態が生じる。このＰＣＬ　７
０の不所望な過渡状態のために、例えば高電圧保護回路
（図示せず）が動作するといる不都合か生じることがあ
る。このような不所望な過流状態を防止するために、回
路３００は、信号０３□□′を５０％のデユーティ・サ
イクルに維持し、且つ信号０３□□の位相を：１２ｘｆ
、、の基本周波数を持つ信号０３□□の信号成分と同じ
になるように維持するといる利点かる。

【図面の簡単な説明】

図は、位相ロックループ回路と位相制御ループ回路との
間に設番寸られ、偏向巻線の偏向電流の位相を制御する
この発明を実施した回路を示す図である。 Ｄ、、３６・・・・出力信号、３１１・・・・同期入力
信号、　３］・・・・可制御発振塁、ＸＴＬ・・・・共
振周波数決定素子、ＰＩＩ・・・・制御信号、０３□□
・・・・ｆ５１の信号、　１１１・・・・・高調波信号
成分、２０・・・・位相ロックループ回路（Ｐｌ、１．
）　、　３０・・・・制御信号発生手段、Ｌ、ＣＩ・・
・・同調症波回路、０，２□′・・・・第２の信号、４
５・・・・出力信号発生手段、７０・・・・位相制御ル
ープ回路（Ｐｃｔ、）。

Claims (1)

【特許請求の範囲】
1. （１）同期入力信号に同期化された出力信号を発生する
   テレビジョン装置であって； 上記同期入力信号の信号源と、 共振周波数決定素子を持ち制御信号に応答し、上記入力
   信号の周波数よりも高い基本周波数を持ち且つ上記制御
   信号が変動すると変動する高調波信号成分を含む第１の
   信号を生成する可制御発振器と、 上記入力信号と上記第１の信号とに応答し、これらの信
   号の位相差に応じる上記制御信号を発生し、上記発振器
   と共に位相ロックループ回路を形成する手段と、 上記第１の信号を受信して上記高調波信号成分を濾波し
   、この高調波信号成分が実質的に低減された上記第１の
   信号の基本周波数を持つ濾波された第２の信号を発生す
   る同調濾波回路と、 上記第２の信号に応答し、上記出力信号を発生する手段
   と、 上記出力信号発生手段に接続されており、上記第２の信
   号と上記出力信号とに応答し、上記出力信号を上記第２
   の信号に同期化する位相制御ループ回路とを備えて成る
   テレビジョン装置。