JPH02110747A - ウォッチドッグタイマ - Google Patents
ウォッチドッグタイマInfo
- Publication number
- JPH02110747A JPH02110747A JP63264696A JP26469688A JPH02110747A JP H02110747 A JPH02110747 A JP H02110747A JP 63264696 A JP63264696 A JP 63264696A JP 26469688 A JP26469688 A JP 26469688A JP H02110747 A JPH02110747 A JP H02110747A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- counting
- status
- result
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
任意の設定時間を指定することを可能としたウォッチド
ッグタイマに関し、 回路の規模を小さくすることを目的とし、導入されたク
ロック信号に同期した計数動作を行なう計数手段と、計
数手段による計数結果と指定された所定値とを比較する
比較手段と、比較手段による比較結果に基づいて、指定
された所定値に対応する時間が経過したことを示すステ
ータス信号を生成するステータス生成手段とを備えるよ
うに構成する。
ッグタイマに関し、 回路の規模を小さくすることを目的とし、導入されたク
ロック信号に同期した計数動作を行なう計数手段と、計
数手段による計数結果と指定された所定値とを比較する
比較手段と、比較手段による比較結果に基づいて、指定
された所定値に対応する時間が経過したことを示すステ
ータス信号を生成するステータス生成手段とを備えるよ
うに構成する。
本発明は、ウォッチドッグタイマに関し、特に、任意の
設定時間を指定することを可能にしたウォッチドッグタ
イマに関するものである。
設定時間を指定することを可能にしたウォッチドッグタ
イマに関するものである。
中央処理装置(CPU)を用いた情報処理装置には、ソ
フトウェアに従って装置の各部が正常に動作しているか
否かを監視するために、ウォッチドッグタイマが設けら
れている。
フトウェアに従って装置の各部が正常に動作しているか
否かを監視するために、ウォッチドッグタイマが設けら
れている。
第5図に従来のウォッチドッグタイマの構成を示す。
タイマ部510のカウンタ511には、クロック信号が
導入されており、カウンタ511による計数値は、デコ
ーダ512に供給されている。
導入されており、カウンタ511による計数値は、デコ
ーダ512に供給されている。
また、カウンタ511を4ビツトカウンタとすると、リ
ップルキャリ信号は計数が“FH’” (ここで、°H
゛は16進数を表す添え字)となったときに出力される
。このリップルキャリ信号は、カウンタ511のロード
(LD)端子に入力されて、これにより、カウンタ51
1に計数の初期値(例えば”OH”)が設定される。
ップルキャリ信号は計数が“FH’” (ここで、°H
゛は16進数を表す添え字)となったときに出力される
。このリップルキャリ信号は、カウンタ511のロード
(LD)端子に入力されて、これにより、カウンタ51
1に計数の初期値(例えば”OH”)が設定される。
装置の各部が正常に動作している場合は、ソフトウェア
により、一定時間以内にカウンタ511にクリア信号が
入力される。これにより、カウンタ511の計数値は初
期値(例えば“”OH’“)にリセットされる。
により、一定時間以内にカウンタ511にクリア信号が
入力される。これにより、カウンタ511の計数値は初
期値(例えば“”OH’“)にリセットされる。
例えば、クリア信号が常に7クロツク分の時間が経過す
るまでに入力されていれば、カウンタ511の計数値は
常に“7Hパ未満である。この場合は、カウンタ511
の計数値が“7H”′以上であれば、装置内に異常が生
じていると判断することができる。
るまでに入力されていれば、カウンタ511の計数値は
常に“7Hパ未満である。この場合は、カウンタ511
の計数値が“7H”′以上であれば、装置内に異常が生
じていると判断することができる。
装置内で異常が生じているか否かの判断を行なう際に、
基準となる値(例えば“’7H”)を基準値と称する。
基準となる値(例えば“’7H”)を基準値と称する。
また、カウンタ511の計数値とこの基準値とが一致す
るまでの時間(例えばマクロツタ分の時間)を、ウォッ
チドッグタイマの設定時間と称する。
るまでの時間(例えばマクロツタ分の時間)を、ウォッ
チドッグタイマの設定時間と称する。
例えば、第5図のウォッチドッグタイマの設定時間はマ
クロツタ分の時間である。
クロツタ分の時間である。
デコーダ512の出力端子Oはステータス生成部531
に接続されている。デコーダ512にカウンタ511の
計数値として“7H”′が導入されると、出力端子0か
ら“1“が出力される。ステータス生成部531は、こ
の出力“′1”に基づいて、異常が生じたことを示すス
テータス信号を生成する。
に接続されている。デコーダ512にカウンタ511の
計数値として“7H”′が導入されると、出力端子0か
ら“1“が出力される。ステータス生成部531は、こ
の出力“′1”に基づいて、異常が生じたことを示すス
テータス信号を生成する。
ところで、上述した従来方式にあっては、装置の動作が
正常であるか否かを判断するための基準値(例えば“7
H”)は、ハードウェアによって固定されている。
正常であるか否かを判断するための基準値(例えば“7
H”)は、ハードウェアによって固定されている。
このため、ウォッチドッグタイマの設定時間を任意に指
定する必要がある場合は、第6図のように、n個のタイ
マ部を備えてウォッチドッグタイマを構成する。
定する必要がある場合は、第6図のように、n個のタイ
マ部を備えてウォッチドッグタイマを構成する。
タイマ部610a、610b、−−−,610nのそれ
ぞれには異なる基準値が設定されており、それぞれによ
る判断結果はセレクタ621に導入される。セレクタ6
21は、設定時間を指定する切換信号に基づいて、n個
のタイマ部610a〜610nの何れかひとつの出力を
選択し、ステータス生成部631に供給する。
ぞれには異なる基準値が設定されており、それぞれによ
る判断結果はセレクタ621に導入される。セレクタ6
21は、設定時間を指定する切換信号に基づいて、n個
のタイマ部610a〜610nの何れかひとつの出力を
選択し、ステータス生成部631に供給する。
しかしながら、このようにn個のタイマ部を用いてウォ
ッチドッグタイマを構成すると、指定できる設定時間の
数nの増加に伴って回路規模が大きくなるという問題点
があった。
ッチドッグタイマを構成すると、指定できる設定時間の
数nの増加に伴って回路規模が大きくなるという問題点
があった。
本発明は、このような点にかんがみて創作されたもので
あり、小規模の回路で任意の設定時間を指定することが
できるようにしたウォッチドッグタイマを提供すること
を目的としている。
あり、小規模の回路で任意の設定時間を指定することが
できるようにしたウォッチドッグタイマを提供すること
を目的としている。
第1図は、本発明のウォッチドッグタイマの原理ブロッ
ク図である。
ク図である。
図において、計数手段111は、導入されたクロック信
号に同期した計数動作を行なう。
号に同期した計数動作を行なう。
比較手段121は、計数手段111による計数結果と指
定された所定値とを比較する。
定された所定値とを比較する。
ステータス生成手段131は、比較手段121による比
較結果に基づいて、指定された所定値に対応する時間が
経過したことを示すステータス信号を生成する。
較結果に基づいて、指定された所定値に対応する時間が
経過したことを示すステータス信号を生成する。
計数手段111によりクロック信号に同期した計数動作
が行なわれ、この計数結果と指定された所定値とが比較
手段121によって比較される。
が行なわれ、この計数結果と指定された所定値とが比較
手段121によって比較される。
この比較結果に基づいて、ステータス生成手段131に
よりステータス信号が生成される。
よりステータス信号が生成される。
本発明にあっては、比較手段121に所定の値を指定す
ることにより、任意の時間が経過したときにステータス
信号が生成される。
ることにより、任意の時間が経過したときにステータス
信号が生成される。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明の一実施例におけるウォッチトングタ
イマの構成を示す。
イマの構成を示す。
■、 と 1 との
ここで、本発明の実施例と第1図との対応関係を示して
おく。
おく。
計数手段111は、カウンタ211に相当する。
比較手段121は、比較部220に相当する。
ステータス生成手段131は、ステータス生成部230
に相当する。
に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
実施例について説明する。
第2図において、実施例によるウォッチドッグタイマは
、クロック端子CKに導入されたクロック信号を計数す
る4ビツトのカウンタ211と、カウンタ211による
計数結果と指定された基準値とを比較する比較部220
と、比較部220による比較結果に基づいてステータス
信号を生成するステータス生成部230とで構成されて
いる。
、クロック端子CKに導入されたクロック信号を計数す
る4ビツトのカウンタ211と、カウンタ211による
計数結果と指定された基準値とを比較する比較部220
と、比較部220による比較結果に基づいてステータス
信号を生成するステータス生成部230とで構成されて
いる。
カウンタ211のリップルキャリ(RC)端子は、カウ
ンタ211自身のロード(LD)端子に接続されており
、入力端子IA、IB、1.,1ゎには固定論理“0゛
が入力されている。
ンタ211自身のロード(LD)端子に接続されており
、入力端子IA、IB、1.,1ゎには固定論理“0゛
が入力されている。
ここで、比較部220には4ビツトの基準値(DA、D
B 、Dc 、DD )が供給されており、これに対応
した時間がウォッチドッグタイマの設定時間となる。ま
た、この基準値は、外部に設けられたスイッチあるいは
ソフトウェアなどによって変更が可能であるものとする
。
B 、Dc 、DD )が供給されており、これに対応
した時間がウォッチドッグタイマの設定時間となる。ま
た、この基準値は、外部に設けられたスイッチあるいは
ソフトウェアなどによって変更が可能であるものとする
。
比較部220は、4つのエクスクル−シブノア(Ex−
NOR)ゲート221a、221b、221c、221
dとアンドゲート222とで形成されており、ステータ
ス生成部230は、2つのD型フリップフロップ(D−
FF)231a、231bとで構成されている。
NOR)ゲート221a、221b、221c、221
dとアンドゲート222とで形成されており、ステータ
ス生成部230は、2つのD型フリップフロップ(D−
FF)231a、231bとで構成されている。
カウンタ211の出力端子OA、OR、Oc 。
O7のそれぞれは、比較部220のEx、−NORゲー
ト221a、221b、221c 221dのそれぞ
れの入力端子の一方に接続されている。
ト221a、221b、221c 221dのそれぞ
れの入力端子の一方に接続されている。
また、Ex−NORゲート221a、221b。
221、c、221dの入力端子の他方には、基準値D
a 、Di 、Dc 、Dnの各ビットが導入されてい
る。
a 、Di 、Dc 、Dnの各ビットが導入されてい
る。
EX−NORゲート221a、221b、221c、2
21dの出力は、アンドゲート222の4つの入力端子
にそれぞれ供給されており、アンドゲート222の出力
端子はステータス生成部230のD−FF231aの入
力端子りに接続されている。
21dの出力は、アンドゲート222の4つの入力端子
にそれぞれ供給されており、アンドゲート222の出力
端子はステータス生成部230のD−FF231aの入
力端子りに接続されている。
D−FF231aのクロック端子にはクロック信号φ。
が導入されており、出力端子QはD−FF231bのク
ロック端子に接続されている。DFF231bの入力端
子りには固定論理″1”を示す電圧が入力されている。
ロック端子に接続されている。DFF231bの入力端
子りには固定論理″1”を示す電圧が入力されている。
また、中央処理装置(図示せず)から供給されるクリア
信号は、カウンタ211とD−FF23Ia、231b
のクリア(CLR)端子に導入されている。
信号は、カウンタ211とD−FF23Ia、231b
のクリア(CLR)端子に導入されている。
l−1」四〇(社)11
第3図は、実施例によるウォッチドッグタイマの動作を
表すタイミング図である。
表すタイミング図である。
カウンタ211は、第3図(a)に示したクロック信号
φ。の立ち上がりに同期して計数動作を行ない、その計
数結果゛OH゛〜“FH“を出力する(第3図(b)参
照)。また、計数結果が“FH”“となると、RC端子
からりップルキャリ信号(第3図(C)参照)が出力さ
れて、これにより、入力端子Ia、Is、Ic、Inに
入力されたデータが設定されるので、カウンタ211の
計数は“OHパとなる。また、第3図(d)に示したよ
うなりリア信号がカウンタ211のCLR端子に入力さ
れた場合も、カウンタ211の計数は“OHパとなる。
φ。の立ち上がりに同期して計数動作を行ない、その計
数結果゛OH゛〜“FH“を出力する(第3図(b)参
照)。また、計数結果が“FH”“となると、RC端子
からりップルキャリ信号(第3図(C)参照)が出力さ
れて、これにより、入力端子Ia、Is、Ic、Inに
入力されたデータが設定されるので、カウンタ211の
計数は“OHパとなる。また、第3図(d)に示したよ
うなりリア信号がカウンタ211のCLR端子に入力さ
れた場合も、カウンタ211の計数は“OHパとなる。
ここで、例えば設定時間を7クロツク分の時間とすると
、カウンタ211の計数が“7H゛°に達したか否かに
よって正常か否かが判断される。この場合は、基準値D
A、DB、DC+ D+、として“′0−“ビ III
IZI“O”(=“6H’”)を入力する。
、カウンタ211の計数が“7H゛°に達したか否かに
よって正常か否かが判断される。この場合は、基準値D
A、DB、DC+ D+、として“′0−“ビ III
IZI“O”(=“6H’”)を入力する。
カウンタ211の計数結果(第3図(b)参照)が“6
H””のとき、カウンタ211の計数結果と基準値とが
一致するので、Ex−NORゲート221a、221b
、221c、221dは全てIIビを出力する。これに
より、アンドゲート222は第3図(e)に示したよう
に、■クロック分の幅のパルスを出力する。
H””のとき、カウンタ211の計数結果と基準値とが
一致するので、Ex−NORゲート221a、221b
、221c、221dは全てIIビを出力する。これに
より、アンドゲート222は第3図(e)に示したよう
に、■クロック分の幅のパルスを出力する。
このアンドゲート222の出力は、次のクロックパルス
でD−FF231aの出力端子Qに伝達され(第3図(
f)参照)、更にこのD−FF231aの出力は、D−
FF231bのクロック端子に入力される。このD−F
F231aの出力の立ち上がりに同期して、D−FF2
31bの出力端子Qから論理“1”′が出力される。従
って、ステータス信号(第3図(g)参照)の立ち上が
りは、カウンタ211の計数結果が’7H”′となる時
点に一致する。
でD−FF231aの出力端子Qに伝達され(第3図(
f)参照)、更にこのD−FF231aの出力は、D−
FF231bのクロック端子に入力される。このD−F
F231aの出力の立ち上がりに同期して、D−FF2
31bの出力端子Qから論理“1”′が出力される。従
って、ステータス信号(第3図(g)参照)の立ち上が
りは、カウンタ211の計数結果が’7H”′となる時
点に一致する。
このようにして、ウォッチドッグタイマは、外部から入
力された基準値に対応した設定時間が経過したときにス
テータス信号を出力する。
力された基準値に対応した設定時間が経過したときにス
テータス信号を出力する。
■、 伊のまとめ
上述したように、外部から入力した基準値DADll、
Dc 、Doとカウンタ211の計数結果とをEx−N
ORゲート221a 〜221dによって比較し、一致
したときにD−FF231a、231bによりステータ
ス信号を生成する。
Dc 、Doとカウンタ211の計数結果とをEx−N
ORゲート221a 〜221dによって比較し、一致
したときにD−FF231a、231bによりステータ
ス信号を生成する。
Ex−NORゲート221a 〜221dに入力する基
準値は、例えばデイツプスイッチやソフトウェアによっ
て、外部から変更可能である。
準値は、例えばデイツプスイッチやソフトウェアによっ
て、外部から変更可能である。
これにより、複数の設定値に対応するウォッチドッグタ
イマを小規模の回路で構成することができる。
イマを小規模の回路で構成することができる。
また、第4図に、k個の4ビツトのカウンタ411a、
411b、 ・−−,411kを直列に接続してN進
カウンタを構成した場合の構成図を示す。
411b、 ・−−,411kを直列に接続してN進
カウンタを構成した場合の構成図を示す。
このような構成においても、同様に、カウンタ411に
の出力と外部からの設定値とを比較部421によって比
較し、この比較結果に基づいてステータス生成部431
によりステータス信号が生成される。このようにして、
N進カウンタに対応して、大きな数を基準値とする(即
ち設定時間の長い)ウォッチドッグタイマを構成するこ
とができる。
の出力と外部からの設定値とを比較部421によって比
較し、この比較結果に基づいてステータス生成部431
によりステータス信号が生成される。このようにして、
N進カウンタに対応して、大きな数を基準値とする(即
ち設定時間の長い)ウォッチドッグタイマを構成するこ
とができる。
■、 日 の ・ 多 し
なお、上述した本発明の実施例にあっては、比較部を4
つのEx−NORゲートとアンドゲートとで構成したが
、比較部はカウンタの計数結果と外部からの設定値とを
比較して、一致しているか否かを判別するものであれば
良い。また、計数結果および外部からの設定値のビット
数にも限定はない。
つのEx−NORゲートとアンドゲートとで構成したが
、比較部はカウンタの計数結果と外部からの設定値とを
比較して、一致しているか否かを判別するものであれば
良い。また、計数結果および外部からの設定値のビット
数にも限定はない。
更に、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、計数手段の計数結果
と外部から変更可能な設定値との比較結果に基づいてス
テータス信号を生成することにより、小規模の回路で任
意の設定時間に対応するようにすることができるので、
実用的には極めて有用である。
と外部から変更可能な設定値との比較結果に基づいてス
テータス信号を生成することにより、小規模の回路で任
意の設定時間に対応するようにすることができるので、
実用的には極めて有用である。
第1図は本発明のウォッチドッグタイマの原理ブロック
図、 第2図は本発明の一実施例によるウォッチドッグタイマ
の構成ブロック図、 第3図は実施例の動作を表すタイミング図、第4図はN
進カウンタを用いたウォッチドッグタイマの構成図、 第5図はウォッチドッグタイマの説明図、第6図は従来
のウォッチドッグタイマの構成図である。 512はデコーダ、 621はセレクタである。 図において、 111は計数手段、 121は比較手段、 131はステータス生成手段、 211はカウンタ、 220.421,511は比較部、 221はEx−NORゲート、 222はアンドゲート、 230 431.531,631はステータス生成部、 231はD−FF。 510.610はタイマ部、 ィ連キLカウオッチ「’yワ゛°タイ 第 図
図、 第2図は本発明の一実施例によるウォッチドッグタイマ
の構成ブロック図、 第3図は実施例の動作を表すタイミング図、第4図はN
進カウンタを用いたウォッチドッグタイマの構成図、 第5図はウォッチドッグタイマの説明図、第6図は従来
のウォッチドッグタイマの構成図である。 512はデコーダ、 621はセレクタである。 図において、 111は計数手段、 121は比較手段、 131はステータス生成手段、 211はカウンタ、 220.421,511は比較部、 221はEx−NORゲート、 222はアンドゲート、 230 431.531,631はステータス生成部、 231はD−FF。 510.610はタイマ部、 ィ連キLカウオッチ「’yワ゛°タイ 第 図
Claims (1)
- (1)導入されたクロック信号に同期した計数動作を行
なう計数手段(111)と、 前記計数手段(111)による計数結果と指定された所
定値とを比較する比較手段(121)と、前記比較手段
(121)による比較結果に基づいて、前記指定された
所定値に対応する時間が経過したことを示すステータス
信号を生成するステータス生成手段(131)と、 を備えるように構成したことを特徴とするウォッチドッ
グタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264696A JPH02110747A (ja) | 1988-10-20 | 1988-10-20 | ウォッチドッグタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264696A JPH02110747A (ja) | 1988-10-20 | 1988-10-20 | ウォッチドッグタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02110747A true JPH02110747A (ja) | 1990-04-23 |
Family
ID=17406920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63264696A Pending JPH02110747A (ja) | 1988-10-20 | 1988-10-20 | ウォッチドッグタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02110747A (ja) |
-
1988
- 1988-10-20 JP JP63264696A patent/JPH02110747A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007543B1 (ko) | 고속 프로그램가능 분주기 | |
| US5748949A (en) | Counter having programmable periods and method therefor | |
| EP0740420A2 (en) | N+1 Frequency divider counter and method therefor | |
| JPS6134296B2 (ja) | ||
| US3989960A (en) | Chattering preventive circuit | |
| EP0238874B1 (en) | Double clock frequency timing signal generator | |
| EP1340140B1 (en) | Apparatus and method for odd integer frequency division | |
| EP0631391A1 (en) | Decoded counter with error check and self-correction | |
| KR900003990B1 (ko) | 스텝모타의 회전각도 검출회로 | |
| US4516251A (en) | Programmable prescaler | |
| US6501815B1 (en) | Loadable divide-by-N with fixed duty cycle | |
| JPH02110747A (ja) | ウォッチドッグタイマ | |
| US5029191A (en) | Binary counter with resolution doubling | |
| US6567494B2 (en) | Method for dividing the frequency of a clock signal and frequency divider circuit for implementing the method | |
| KR100594315B1 (ko) | 다중 펄스 생성 장치 | |
| US4574385A (en) | Clock divider circuit incorporating a J-K flip-flop as the count logic decoding means in the feedback loop | |
| JP2001282384A (ja) | ソフトウェアによるプログラマブルなタイマユニット | |
| JP2692976B2 (ja) | 同期式カウンタ | |
| US3862401A (en) | Multi-phase pulse counter | |
| JP3382329B2 (ja) | 奇数カウンタ回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| KR100188079B1 (ko) | 링 카운터를 이용한 분주회로 | |
| JPH04299614A (ja) | カウンタ | |
| JPH03171820A (ja) | 2n―1分周回路 | |
| JP2748401B2 (ja) | 誤りパルス計数回路 |