JPH02112082A - マイクロプロセッサおよびそれを用いたｉｃカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、主としてデータの入出力、記憶、演算などの
処理を行うマイクロプロセッサと、そのマイクロプロセ
ッサが携帯可能なカード内に組み込まれたＩＣカードに
関するものである。

従来の技術 第３図はマイクロプロセッサの従来例を示したものであ
る。

第３図において、マイクロプロセッサ３００は、主とし
て算術計算や論理演算などのデータ処理を行う処理ユニ
ット３１ｏと、接続される外部機器に対してデータの入
出力処理を行う入出力手段３６０と、前記処理ユニツ）
３ｆｆＯの動作を指定するためのプログラムや前記入出
力手段３６０から入力されるデータを格納するためのメ
モリ手段３６０から構成される。

以上のように構成された従来のマイクロプロセッサにつ
いて、その動作を以下に説明する。

マイクロプロセッサ３００が外部機器（図示せず）Ｋ接
続され、電源ＶａＣ、クロック信号ＣＬＫ　。

リセット信号Ｒ５Ｔなどが供給されると、処理ユニッ）
３１０は、メモリ手段３６０に格納されたプログラムの
指示に従って、算術計算や論理演算などのデータ処理、
入出力手段３６０に対するデータの入出力処理、メモリ
手段３６０に対するデータの書込み・読出し処理などを
行う。

一般に、接続される外部機器から入力されるデータは、
入出力手段３６０によって処理ユニット３１０に入力さ
れ、処理ユニット３１ｏはこの入力データに対して所定
のデータ処理を行い、メモリ手段３６０に書き込む。ま
た、メモリ手段３６０に記録されているデータは、処理
ユニッ）３１０によって読み出され、所定のデータ処理
が行われた後、入出力手段３５０を経由して、前記外部
機器に出力される。

このようなマイクロプロセッサ３００がＩＣカードに組
み込まれて使用される場合、ＩＣカードとそれに接続さ
れる外部機器の偽造防止、交換されるデータの秘匿や改
ざんの防止などセキュリティ上の目的で、しばしば暗号
処理技術が利用される。このような暗号処理は、処理ユ
ニツ）３１０において、メモリ手段３１０に格納された
プログラムの指示により、他の処理と同様に逐次的に実
行される。

発明が解決しようとする課題 しかしながらこのような従来のマイクロプロセッサの構
成では、処理ユニット３１ｏにおいて、ソフトウェアに
より暗号処理を実現しているので、データの入出力処理
と暗号処理とが逐次的知しか処理できない。そのため、
外部機器に対するＩＣカードの応答時間が、暗号処理を
行わない時に比べ、かなり大きくなるという問題点を有
していた。

さらに、暗号処理をソフトウェアにより実現するには、
−船釣な暗号方式を採用すると、１に〜２にバイトのプ
ログラムが必要となり、メモリ手段３６０を内蔵したマ
イクロプロセッサ３００にとってかなりの負担となる。

そのため、暗号処理をＩＣカードに導入すると、アプリ
ケーション・プログラムのサイズが相対的に小さくなり
、１０カードの機能を縮小せざるをえないなどの問題点
があった。

本発明はこのような従来の問題点を解決するもので、プ
ログラム・サイズを増大させることなく、高速にしかも
安全に暗号処理を行うことができるマイクロプロセッサ
とこのマイクロプロセッサを組み込んだＩＣカードを提
供することを目的としている。

課題を解決するための手段 上記目的を達成するために、本発明のマイクロプロセッ
サは、処理ユニットと入出力手段とメモリ手段の他に、
前記処理ユニットによって指定される疑似乱数列を生成
する乱数生成手段と、前記乱数生成手段−７５−ら得ら
れる疑似乱数列により前記処理ユニットから出力される
送信データを暗号化する暗号化手段と、前記乱数生成手
段から得られる疑似乱数列によシ前記入出力手段から得
られる受信データを復号化する復号化手段とを集積回路
基板上に設けたものである。

作用 本発明は上記した構成によシ、マイクロプロセッサが外
部機器に接続され、活性化されると、処理ユニットはメ
モリ手段に格納されたプログラムの指示に従い、まず、
乱数生成手段の初期化処理を行って疑似乱数列の生成を
許可し、暗号化手段及び復号化手段に対するデータの入
出力処理、メモリ手段に対するデータの書込み・読出し
処理、算術計算や論理演算などのデータ処理を行う。

一般に、前記外部機器から入力される暗号データは、入
出力手段によってマイクロプロセッサ内に入力され、復
号化手段において乱数生成手段から得られる疑似乱数列
により平文データに復号化され、処理ユニットに入力さ
れる。この処理ユニットでは、入力される平文データに
所定のデータ処理を施し、その結果をメモリ手段に書き
込み、記録する。

また、メモリ手段に記録されているデータは、処理ユニ
ットによって読み出され、所定のデータ処理が施された
後、暗号化手段に入力される。この暗号化手段では、乱
数生成手段から得られる疑似乱数列を用いて入力される
データの暗号化処理を行い、入出力手段から接続される
外部機器に出力される。

このとき、乱数生成手段と暗号化および復号化手段が集
積回路基板上に設けられているため、生成した疑似乱数
列や復号化した平文データがマイクロプロセッサの外部
に漏洩する危険性はきわめて少ない。

このように本発明のマイクロプロセッサでは、プログラ
ム・サイズを増大させることなく、高速にしかも安全に
暗号処理を行うことができる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

（実施例１） 第１図は、本発明のマイクロプロセッサの一実施例を示
すブロック図である。

第１図において、ＩＩＱは主として算術計算や論理演算
などのデータ処理を行う処理ユニット、１５０は接続さ
れる外部機器に対してデータの入出力処理を行う入出力
手段、１６０は処理ユニット１１０の動作を指定するた
めのプログラムや入出力手段１６０から入力されるデー
タを保持するメモリ手段である。また、１４０は処理ユ
ニット１１０によって指定される疑似乱数列ＲＮを生成
する乱数生成手段、１２０は乱数生成手段１４０から得
られる疑似乱数列ＲＮにより処理ユニット１１ｏから出
力される送信データを暗号化する暗号化手段、１３０は
乱数生成手段１４０から得られる疑似乱数列ＲＮにより
入出力手段１６０から得られる受信データを復号化する
復号化手段で、以上の各部品を単一の集積回路基板上に
設けてマイクロプロセッサ１００が構成されている。

上記のように構成されたマイクロプロセッサについて、
以下その動作を説明する。

マイクロプロセッサ１ｏＯが外部機器（図示せず）に接
続され、所定の電源ＶＣａ、クロック信号ＣＬＫ、リセ
ット信号Ｒ８Ｔなどが供給されて活性化されると、処理
ユニット１１０はメモリ手段１６０に格納されたプログ
ラムの指示に従い、乱数生成手段１４Ｑの初期化処理を
行った後、乱数生成許可信号ｇＮＢによシデータの送受
信のタイミングと同期して疑似乱数列ＲＮの生成を許可
し、暗号化および復号化手段１２０，１３０に対するデ
ータの入出力処理、メモリ手段１６０に対するデータの
書込み・読出し処理、算術計算や論理演算などのデータ
処理を行う。

一般に前記外部機器から入力される暗号データＥ（ＲＤ
）は、出力手段’Ｊ５０によってマイクロプロセッサ１
００内に入力され、復号化手段１３）において乱数生成
手段１４０から得られる疑似乱数列ＲＮにより平文デー
タＨＤに復号化され、処理ユニツ）１１０に入力される
。処理ユニット１１０では、入力される平文データＲＤ
に所定のデータ処理を施し、その結果をメモリ手段１６
０に書き込み、記録する。また、メモリ手段’７６０に
記録されているデータは、処理ユニット１１０によって
読み出され、所定のデータ処理が施された後、暗号化手
段１２０に入力される。暗号化手段１２０では、乱数生
成手段１４Ｑから得られる疑似乱数列ＲＮを用いて入力
されるデータＳＤの暗号化処理を行い、暗号化されたテ
゛−夕Ｅ（ＳＤ）は入出力手段１５Ｑから接続される外
部機器に出力される。

このとき、乱数生成手段１４０と暗号化および復号化手
段１２０　、１３０が同一の集積回路基板上に設けられ
ているため、生成した疑似乱数列ＲＮや復号化した平文
データＲＤなどがマイクロプロセッサ１ｏｏの外部に漏
洩する危険性はきわめて少ない。

以上のように、本実施例によれば、処理ユニット１１ｏ
と入出力手段１５０とメモリ手段１６０を有するマイク
ロプロセッサ１００に乱数生成手段１４０と暗号化手段
１２ｏと復号化手段１３０とを単一の基板上に設けるこ
とＫより、高速にしかも安全に暗号処理を行うことがで
きる。

（実施例２） 第２図は、本発明のマイクロプロセッサの一実施例を示
すブロック図である。

第２図において、２１０は処理ユニッ）、２６０は入出
力手段、２６０はメモリ手段で、以上は第１図の構成と
同様なものである。

２４１は直列に接続されたｎ個のフリップフロップから
構成されるｎビットのシフトレジスタ、２４２はシフト
レジスタ２４１における最終段の出力Ｑ１と最終段から
数えて第ｍ段目（ただし、ｍ（ｎ）の出力Ｑｍの排他的
論理和演算を行う第１の排他的論理和ゲートである。シ
フトレジスタ２４１の出力Ｑ１は、第１の排他的論理和
ゲート２４２を経由して同じシフトレジスタ２４１の初
段の入力Ｄｎにフィードバンクされているので、線形フ
ィードバックシフトレジスタの構成となり、以上から乱
数生成手段が構成される。

また、２２０は処理ユニッ）２１０から出力される送信
ゲータ８Ｄとシフトレジスタ２４１から得られる疑似乱
数列ＲＮとの排他的論理和グ＃：を行う第２の排他的論
理和ゲートで暗号化手段となる。２３−ｏは入出力手段
２５０から出力される受信ゲータＩＣ（ＨＤ）、！：シ
フトレジスタ２４１から得られる疑似乱数列ＲＮとの排
他的論理和演算を行う第３の排他的論理和ゲートで復号
化手段となる。

上記のように構成されたマイクロプロセッサについて、
以下その動作を説明する。

マイクロプロセッサ２００が外部機器（図示せず）に接
続され、所定の電源Ｖａａ、クロック信号ＣＬＫ、リセ
ット信号ＲｆＳＴなどが供給されて活性化されると、処
理ユニット２１０はメモリ手段２６０に格納されたプロ
グラムの指示に従い、シフトレジスタ２４１に対して、
クリア信１（ＬＲをオフにし、所定のシフトレジスタ用
クロック信号５ＲＣＬＫを供給しながら、疑似乱数列の
初期値ＩＲＮをシフトレジスタ２４１の各レジスタにロ
ードし、データの入出力要求を待つ。

マイクロプロセッサ２００から暗号化されたデータを送
信するとき、処理ユニット２１０はデータ送信と同期し
てシフトレジスタ用クロック信号８ＲＣＬＫをシフトレ
ジスタ２４１に供給し、疑似乱数列ＲＮを生成する。第
２の排他的論理和グ−）２２０は、処理ユニット２１ｏ
から送出される平文の送信データＳＤとシフトレジスタ
２４１から得られる疑似乱数列ＲＮとの排油的論理和を
とり、送信データの暗号化を行う。暗号化された送信デ
ータｘ（ｓｎ）は入出力手段２６０によシ、マイクロプ
ロセッサ２００から前記外部機器に出力される。

ｆ＆、マイクロプロセッサ２００が前記外部機器から暗
号化されたデータを受信すると、処理ユニット２１０は
受信データに同期してシフトレジスタ用クロック信号５
ＲＣＬＫをシフトレジスタ２４１に供給し、疑似乱数列
ＲＮを生成する。この疑似乱数列ＲＮは、第３の排他的
論理和ゲート２３０に入力され、ここで入出力手段２６
０から得られる暗号化された受信データＫ（ＲＤ）との
排油的論理和の演算が行われ、受信データＫ（ＨＤ）が
平文に復号化されて、処理ユニツ）２１＜）に入力され
る。

一般に、ｎビットのシフトレジスタ２４１を用いた線形
フィードバックシフトレジスタにおいて、２ｎビツトの
平文データと暗号データのペアを用いれば、計算により
生成した疑似乱数列を推定できることが知られている。

しかし、平文データはマイクロプロセッサ２００の内部
にしか存在せず、外部に漏洩する可能性が非常に少ない
ので、十分に大きなｎを採用し、また疑似乱数列の初期
値ＩＲＮを定期的に変更すれば、きわめて安全なシステ
ムとなる。

以上のように、マイクロプロセッサ２００において、乱
数生成手段にシフトレジスタ２４・１を、また、暗号化
および復号化手段に排他的論理和グー）２４２を用いる
ことにより、きわめて簡単な構成で、高速に暗号化処理
を行うことができる。

発明の効果 以上述べてきたように本発明のマイクロプロセッサは、
処理ユニットと、入出力手段とメモリ手段と乱数生成手
段と、暗号化手段と、復号化手段とを集積回路基板上に
設けることにより、プログラム・サイズを増大させるこ
となく、高速に暗号処理を行うことができる優れたマイ
クロプロセッサを実現することができる。

さらに、本発明のマイクロプロセッサは、乱数生成手段
と暗号化および復号化手段が集積回路基板上に構成され
ているため、生成した疑似乱数列や復号化した平文デー
タが外部に漏洩する危険性はきわめて少なく、安全なＩ
Ｃカード装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるマイクロプロセ
ッサのブロック図、第２図は本発明の第２の実施例にお
けるブロック図、第３図は従来のマイクロプロセッサの
ブロック図である。 １００．２００・・・・・・マイクロプロセッサｊ５Ｑ
。 ２５０・・・・・・入出力手段、１８０．２６０・・・
・・・メモリ手段、１２０・・・・・・暗号化手段、１
３０・・・・・・復号化手段、１４０・・・・・・乱数
生成手段、２２０，２３０゜２４２・・・・・・排他的
論理和ゲート、２４１・・・・・・シフトレジスタ。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名図 ７ｍマイクロブロセヴサ

Claims (3)

【特許請求の範囲】
1. （１）　主として算術計算や論理演算などのデータ処理
   を行う処理ユニットと、接続される外部機器に対してデ
   ータの入出力処理を行う入出力手段と、前記処理ユニッ
   トの動作を指定するためのプログラムや前記入出力手段
   から入力されるデータを保持するメモリ手段と、前記処
   理ユニットによって指定される疑似乱数列を生成する乱
   数生成手段と、前記乱数生成手段から得られる疑似乱数
   列により前記処理ユニットから出力される送信データを
   暗号化する暗号化手段と、前記乱数生成手段から得られ
   る疑似乱数列により前記入出力手段から得られる受信デ
   ータを復号化する復号化手段とを集積回路基板上に設け
   たマイクロプロセッサ。
2. （２）　乱数生成手段は、直列に接続された複数のフリ
   ップフロップからなるシフトレジスタと、１つ以上の排
   他的論理和ゲートから構成される請求項１記載のマイク
   ロプロセッサ。
3. （３）　請求項１記載のマイクロプロセッサを有するＩ
   Ｃカード装置。