JPH02112332A - 発光素子駆動回路 - Google Patents
発光素子駆動回路Info
- Publication number
- JPH02112332A JPH02112332A JP63264207A JP26420788A JPH02112332A JP H02112332 A JPH02112332 A JP H02112332A JP 63264207 A JP63264207 A JP 63264207A JP 26420788 A JP26420788 A JP 26420788A JP H02112332 A JPH02112332 A JP H02112332A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- signal
- sub
- electrode
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract description 2
- 238000005265 energy consumption Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 101150015217 FET4 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、監視信号等の副信号を主デジタルデータ信号
の振幅に重畳して伝送する光通信方式に使用する発光素
子駆動回路に関するものである。
の振幅に重畳して伝送する光通信方式に使用する発光素
子駆動回路に関するものである。
従来、監視信号等の副信号を伝送する方法として、主デ
ジタルデータ信号に対し、副信号のデジタル信号を前も
ってデジタル回路にて信号処理を施し、主信号パルス列
に副信号パルス列を挿入して得られるデジタル信号を発
光素子駆動回路に入力し、光出力８号として出力される
ものであった。
ジタルデータ信号に対し、副信号のデジタル信号を前も
ってデジタル回路にて信号処理を施し、主信号パルス列
に副信号パルス列を挿入して得られるデジタル信号を発
光素子駆動回路に入力し、光出力８号として出力される
ものであった。
しかし、」二連した従来の回路方式によると、副信号の
情報を主デジタルデータ信号に時分割多重方式によって
取り入れるためには、別のデジタル回路による仁−号処
理が必要になり、また、該デジタル回路の回路規模が大
きくなったシ、そのデジタル・回路の回路消費電流が大
きくなる、吟の欠点を↑工していた。
情報を主デジタルデータ信号に時分割多重方式によって
取り入れるためには、別のデジタル回路による仁−号処
理が必要になり、また、該デジタル回路の回路規模が大
きくなったシ、そのデジタル・回路の回路消費電流が大
きくなる、吟の欠点を↑工していた。
このような課題を解決するため、本発明の発光素そ駆動
回路は、第１０ＦＥＴのゲート電極端子に主デジタルデ
ータ信号を入力し、この第１のＦＥＴのドレイン電極に
レベルシフト用ツェナーダイオ−ドのカソード電極を接
続すると共に、該ツェナーダイオードのアノード電極に
対して第２のＦＥＴのゲート室部を接続し、この第２の
ＦＥＴのドレイン電極に発光素子のカソード電極を接続
して成る発光素子駆動回路において、前記第２のＦＥＴ
のドレイン電極あるいはソース電極に対し、監視信号等
の副信号を培幅する副信号増幅回路の出力端子を接続し
、この増幅回路二や出力する晶１ｊ （ｉｆ号を前記主
デジタルデータ信号の振幅に重畳するようにしたもので
ある。
回路は、第１０ＦＥＴのゲート電極端子に主デジタルデ
ータ信号を入力し、この第１のＦＥＴのドレイン電極に
レベルシフト用ツェナーダイオ−ドのカソード電極を接
続すると共に、該ツェナーダイオードのアノード電極に
対して第２のＦＥＴのゲート室部を接続し、この第２の
ＦＥＴのドレイン電極に発光素子のカソード電極を接続
して成る発光素子駆動回路において、前記第２のＦＥＴ
のドレイン電極あるいはソース電極に対し、監視信号等
の副信号を培幅する副信号増幅回路の出力端子を接続し
、この増幅回路二や出力する晶１ｊ （ｉｆ号を前記主
デジタルデータ信号の振幅に重畳するようにしたもので
ある。
し、たがって、本発明においては、発光素子を駆動する
第２のＦＥＴのドレイン電極あるい社ンース電極に対し
、アナログ信号としての副信号を増幅するための増幅回
路の出力端子を接続することにより、その副信号を主デ
ジタルデータ信号の振幅に重畳できるので、別のデジタ
ル回路による信号処理が不要になる。
第２のＦＥＴのドレイン電極あるい社ンース電極に対し
、アナログ信号としての副信号を増幅するための増幅回
路の出力端子を接続することにより、その副信号を主デ
ジタルデータ信号の振幅に重畳できるので、別のデジタ
ル回路による信号処理が不要になる。
以下、本発明について図面を参照して説明する。
第１図は本発明による発光素子駆動回路の一実施例を示
す回路図である。この実施例は、第１図に示すように、
ゲート電極端子ａに主デジタルデータ信号が入力される
第１のＦＥＴ （電界効果トランジスタ）１と、ジベル
シフト用ツェナーダイオード３と、第２のＦＥＴ４と、
発光素子５と、副信号増幅回路１２とから成シ、第１の
ＦＥＴＩのドレイン′ｆｒＩＴｈＫジベルシフト用ツェ
ナーダイオード３０カソードｍ極が接続されている。そ
して、このツェナーダイオード３のアノード電極に第２
のＦ’ＥＴ４のゲート電極が接続されると共に、該第２
のＦＥＴ４のドレイン電極に発光素子５のカソード電極
が接続され、前記第２のＦＥＴ４のドレイン電極端子す
を入力とし、チョークコイル１１を介して副信号増幅回
路１２が接続されている。
す回路図である。この実施例は、第１図に示すように、
ゲート電極端子ａに主デジタルデータ信号が入力される
第１のＦＥＴ （電界効果トランジスタ）１と、ジベル
シフト用ツェナーダイオード３と、第２のＦＥＴ４と、
発光素子５と、副信号増幅回路１２とから成シ、第１の
ＦＥＴＩのドレイン′ｆｒＩＴｈＫジベルシフト用ツェ
ナーダイオード３０カソードｍ極が接続されている。そ
して、このツェナーダイオード３のアノード電極に第２
のＦ’ＥＴ４のゲート電極が接続されると共に、該第２
のＦＥＴ４のドレイン電極に発光素子５のカソード電極
が接続され、前記第２のＦＥＴ４のドレイン電極端子す
を入力とし、チョークコイル１１を介して副信号増幅回
路１２が接続されている。
ここで、副信号増幅回路１２は、カップリングコンデン
サ１３と、トランジスタ１４と、増幅器１５と、抵抗１
６ｉ７及び１８から構成され、入力端子ｃｌｃ入力され
る副信号を増幅器１５で増幅したのち、そのトランジス
タ１４よシ出力される電流１１を定電流源として第２の
ＦＥＴ ４のドレイン電極に供給するものとなっている
。また、第１及び第２のＦＥＴ １ 、４は、−例とし
てＭＥＳ型ＧａＡｓＦＥＴが使用されている。なお、図
中、２，６゜７及び１０は抵抗、８はソース接地用コン
デンサ、９はマーク率補正用ツェナーダイオードであり
、＋Ｖｎは正の駆動電源、−Ｖｇ ｒ −Ｖ５ Ｔ −
”ｌ ハソレぞれ負の駆動電源である。
サ１３と、トランジスタ１４と、増幅器１５と、抵抗１
６ｉ７及び１８から構成され、入力端子ｃｌｃ入力され
る副信号を増幅器１５で増幅したのち、そのトランジス
タ１４よシ出力される電流１１を定電流源として第２の
ＦＥＴ ４のドレイン電極に供給するものとなっている
。また、第１及び第２のＦＥＴ １ 、４は、−例とし
てＭＥＳ型ＧａＡｓＦＥＴが使用されている。なお、図
中、２，６゜７及び１０は抵抗、８はソース接地用コン
デンサ、９はマーク率補正用ツェナーダイオードであり
、＋Ｖｎは正の駆動電源、−Ｖｇ ｒ −Ｖ５ Ｔ −
”ｌ ハソレぞれ負の駆動電源である。
次に、上記実施例回路の基本動作を主デジタルデータ信
号として負論理データ信号を入力した場合について説明
する。ここで、第１０ＦＥＴ ｊのペース電極ａに負論
理データ信号を入力すると、負論理データ信号の交流電
圧ｖｌに対応して該第１０ＦＥＴＩに交流出力室ｆｉＩ
Ｄ１が流れ、とのＦＥＴ １のドレイン電極には交流出
力電流ｉｎｎに対応する正論理の交流出力電圧”１０１
が得られる。これによシ、第１のＦＥＴ１のドレイン電
極で得られた正論理の交流出力電圧ｖａｔがツェナーダ
イオード３によシレベルシフトされたうえ、正論理の交
流入力電圧Ｖ１２として第２のＦＥＴ ４のゲート電極
に人力されると、交流出力電流ｉＤ２が流れ、この交流
出力電流ｉＤ２が発光素子５を発光させるのである。
号として負論理データ信号を入力した場合について説明
する。ここで、第１０ＦＥＴ ｊのペース電極ａに負論
理データ信号を入力すると、負論理データ信号の交流電
圧ｖｌに対応して該第１０ＦＥＴＩに交流出力室ｆｉＩ
Ｄ１が流れ、とのＦＥＴ １のドレイン電極には交流出
力電流ｉｎｎに対応する正論理の交流出力電圧”１０１
が得られる。これによシ、第１のＦＥＴ１のドレイン電
極で得られた正論理の交流出力電圧ｖａｔがツェナーダ
イオード３によシレベルシフトされたうえ、正論理の交
流入力電圧Ｖ１２として第２のＦＥＴ ４のゲート電極
に人力されると、交流出力電流ｉＤ２が流れ、この交流
出力電流ｉＤ２が発光素子５を発光させるのである。
これは、従来の発光素子駆動回路と同じ動作原理である
。
。
次に、本発明の回路として第２のＦＥＴ ４のドレイン
電極すに副信号の定電流１１を出力するトランジスタ１
４を含む副信号増幅回路１２が接続されている。しかし
て、この副信号増幅回路１２の入力端子Ｃよシ副信号が
入力されると、この副信号を増幅器１５によって増幅し
たのち、Ｆランラスタ１４より出力される電流１１は定
電流源であるととくよシ、第２０ＦＥＴ ４のドレイン
電流は、主信号の入力振幅に対応するドレイン電流ＩＤ
２を電Ｋｉ Ｉの変化分だけ変化させた１Ｄ２′となる
。すなわち、ドレイン電流＃Ｄ２′は電流１１がドレイ
ン電流１１１２に重畳され丸形の電流（ｌｎｚ’＝ｉｏ
２＋ｉｔ）になる。これによシ、このドレイン電流ｌＤ
２／が発光素子５を駆動し、光出力データ信号２１と
なる。
電極すに副信号の定電流１１を出力するトランジスタ１
４を含む副信号増幅回路１２が接続されている。しかし
て、この副信号増幅回路１２の入力端子Ｃよシ副信号が
入力されると、この副信号を増幅器１５によって増幅し
たのち、Ｆランラスタ１４より出力される電流１１は定
電流源であるととくよシ、第２０ＦＥＴ ４のドレイン
電流は、主信号の入力振幅に対応するドレイン電流ＩＤ
２を電Ｋｉ Ｉの変化分だけ変化させた１Ｄ２′となる
。すなわち、ドレイン電流＃Ｄ２′は電流１１がドレイ
ン電流１１１２に重畳され丸形の電流（ｌｎｚ’＝ｉｏ
２＋ｉｔ）になる。これによシ、このドレイン電流ｌＤ
２／が発光素子５を駆動し、光出力データ信号２１と
なる。
第２図は本発明の他の実施例を示す回路図である。この
実施例の回路は、ゲート電極端子ａに主デジタルデータ
信号が入力される第１のＦＥＴ １のドレイン電極にジ
ベルシフト用ツェナーダイオード３０カソード電極が接
続され、とのツェナーダイオード３のアノード電極に第
２のＦＥＴ ４のゲート電極が接続されると共に、該第
２のＦＥＴ４のドレインｔ＆に発光素子５のカソード電
極が接続でれている点は、上述した第１図の実施例と同
様であるが、第２のＦＥＴ４のソース電極端子ｄＫ、、
副信号の定￥！Ｌｍ、 ｉ ｔを出力するトランジスタ
１４を含む副信号増幅回路１２が接続されている。なお
、第２図において第１図と同一１ｆｒｄ相当部分り：同
−符号を付しである。
実施例の回路は、ゲート電極端子ａに主デジタルデータ
信号が入力される第１のＦＥＴ １のドレイン電極にジ
ベルシフト用ツェナーダイオード３０カソード電極が接
続され、とのツェナーダイオード３のアノード電極に第
２のＦＥＴ ４のゲート電極が接続されると共に、該第
２のＦＥＴ４のドレインｔ＆に発光素子５のカソード電
極が接続でれている点は、上述した第１図の実施例と同
様であるが、第２のＦＥＴ４のソース電極端子ｄＫ、、
副信号の定￥！Ｌｍ、 ｉ ｔを出力するトランジスタ
１４を含む副信号増幅回路１２が接続されている。なお
、第２図において第１図と同一１ｆｒｄ相当部分り：同
−符号を付しである。
上記実施例によれば、副信号増幅回路１２の入力端子Ｃ
よシ副信号が入力されると、この副信号を増幅器１５に
よって増幅したのち、トランジスタ１４よシ出力される
１！流１１は定ｍ流源であることによ）、第２のＦＥＴ
４のソース電流１３２は、ドレイン電流ｉＤ２を電流１
１の変化分だけ変化させたｉ ８２’となる。すなわち
、ソース電＃ｔ、ｉｓ２’は電流１．がドレイン電流ｉ
Ｄ２に重畳された形の電流になる。つ′１シこの電流ｊ
１が副信号である。
よシ副信号が入力されると、この副信号を増幅器１５に
よって増幅したのち、トランジスタ１４よシ出力される
１！流１１は定ｍ流源であることによ）、第２のＦＥＴ
４のソース電流１３２は、ドレイン電流ｉＤ２を電流１
１の変化分だけ変化させたｉ ８２’となる。すなわち
、ソース電＃ｔ、ｉｓ２’は電流１．がドレイン電流ｉ
Ｄ２に重畳された形の電流になる。つ′１シこの電流ｊ
１が副信号である。
従って、副信号１１によって
１１１ｚ＝１８ｚ”ｉｎｚ＋１１
となり、見かけ上、第２のＦＥＴ ４のソース電圧’／
３２は副信号１１によって変化する。これによシ、第２
のＦ’ＥＴ ４のゲートソース間電圧ＶＧ８２が変化す
ることによって、とのＦＥＴ ４の交がＬ出力型？ｆｔ
１ｎｚ’が流れる。つまシ、主デジタル信号に対応する
交流出力電流ｉＤ２に副信号の交流電流１１が重畳され
た交流出力電流ＩＤ２が出力信号となり、この交流出力
電流Ｉ Ｄ！’が発光素子５を駆動し、光出力データ信
号２１と々る。
３２は副信号１１によって変化する。これによシ、第２
のＦ’ＥＴ ４のゲートソース間電圧ＶＧ８２が変化す
ることによって、とのＦＥＴ ４の交がＬ出力型？ｆｔ
１ｎｚ’が流れる。つまシ、主デジタル信号に対応する
交流出力電流ｉＤ２に副信号の交流電流１１が重畳され
た交流出力電流ＩＤ２が出力信号となり、この交流出力
電流Ｉ Ｄ！’が発光素子５を駆動し、光出力データ信
号２１と々る。
第３図は本発明の他の実施例を示すものであシ、この実
施例の基本動作は第２図の実施例と同等であるが、副信
号増幅回路１２が定電圧出力とするトランジスタ１９を
含んでいる点が相違している。
施例の基本動作は第２図の実施例と同等であるが、副信
号増幅回路１２が定電圧出力とするトランジスタ１９を
含んでいる点が相違している。
すなわち、第２図の実施例では定電流であった第２のＦ
ＥＴ４のソース電流に副信号の定電流を流れ込ませて重
畳させていたが、第３図の実施例り。
ＥＴ４のソース電流に副信号の定電流を流れ込ませて重
畳させていたが、第３図の実施例り。
定電圧のトランジスタ１９をカップリングコンデンサ１
３を介して第２のＦＥＴ４のソース電極ｄに接続するこ
とによって、ソース電流ｌｓ２と定電圧のトランジスタ
１９から流れる電流ｉ２の和である電流１ｉ９２’はつ
ねに一定に保れることになる。つまシ、電Ｎ１２は変化
して電流ｔｓｚに合流すると、第２のＦＥＴ ４のソー
ス電圧は一定であるので、この電ＩＭ１□の変化分だけ
電流ｌｓ２が変化するように動作する。すなわち、この
電流１２の変化分が副信号となる。これ以後は第２図の
実施例と同等の動作によシ、最終的には主デジタルデー
タ信号に副信号が重畳される形の信号となる。
３を介して第２のＦＥＴ４のソース電極ｄに接続するこ
とによって、ソース電流ｌｓ２と定電圧のトランジスタ
１９から流れる電流ｉ２の和である電流１ｉ９２’はつ
ねに一定に保れることになる。つまシ、電Ｎ１２は変化
して電流ｔｓｚに合流すると、第２のＦＥＴ ４のソー
ス電圧は一定であるので、この電ＩＭ１□の変化分だけ
電流ｌｓ２が変化するように動作する。すなわち、この
電流１２の変化分が副信号となる。これ以後は第２図の
実施例と同等の動作によシ、最終的には主デジタルデー
タ信号に副信号が重畳される形の信号となる。
なお、図中においては、動作説明に不要な直流バイアス
回路等は省略しである。
回路等は省略しである。
以上説明したように本発明は、発光素子駆動回路の主デ
ジタルデータ信号に副信号を重畳することによって、別
のデジタル回路による信号処理が必要なく、回路が比較
的簡略化できる上、消費電力が少なくできる効果がある
。
ジタルデータ信号に副信号を重畳することによって、別
のデジタル回路による信号処理が必要なく、回路が比較
的簡略化できる上、消費電力が少なくできる効果がある
。
第１図は本発明の一実施例を示す回路図、第２図及び第
３図はそれぞれ本発明の他の実施例を示す回路図である
。 １．４・・−・ＦＥＴ （を弁効果トランジスタ）、２
．６，７，１０．１６〜１８−−・φ抵抗、３・・Φ−
レベルシフト用ツェナーダイオード、５−Φ・・発光素
子、８・・・・ソース接地用コンデンサ、９・・一番マ
ーク率桶正用ツェナーダイオード、１１・・−・チョー
クコイル、１２Φ・φ・副信号増幅回路、１３・囃嚇◆
カップリングコンデンサ、１４．１９・・φ・副信号用
トランジスタ、１５ ・ 争 ・ ・ 」イＶキリへ′
５゜特詐出願人 Ｅ」本電気株式会社 宮城日本電気株式会社 代 理 人 山 政 樹 （ほか２名） 第１図
３図はそれぞれ本発明の他の実施例を示す回路図である
。 １．４・・−・ＦＥＴ （を弁効果トランジスタ）、２
．６，７，１０．１６〜１８−−・φ抵抗、３・・Φ−
レベルシフト用ツェナーダイオード、５−Φ・・発光素
子、８・・・・ソース接地用コンデンサ、９・・一番マ
ーク率桶正用ツェナーダイオード、１１・・−・チョー
クコイル、１２Φ・φ・副信号増幅回路、１３・囃嚇◆
カップリングコンデンサ、１４．１９・・φ・副信号用
トランジスタ、１５ ・ 争 ・ ・ 」イＶキリへ′
５゜特詐出願人 Ｅ」本電気株式会社 宮城日本電気株式会社 代 理 人 山 政 樹 （ほか２名） 第１図
Claims (2)
- （１）第１のＦＥＴのゲート電極端子に主デジタルデー
タ信号を入力し、この第１のＦＥＴのドレイン電極にレ
ベルシフト用ツェナーダイオードのカソード電極を接続
すると共に、該ツェナーダイオードのアノード電極に対
して第２のＦＥＴのゲート電極を接続し、この第２のＦ
ＥＴのドレイン電極に発光素子のカソード電極を接続し
て成る発光素子駆動回路において、前記第２のＦＥＴの
ドレイン電極に対し、監視信号等の副信号を増幅する副
信号増幅回路の出力端子を接続し、この増幅回路より出
力する副信号を前記主デジタルデータ信号の振幅に重畳
するようにしたことを特徴とする発光素子駆動回路。 - （２）第１のＦＥＴのゲート電極端子に主デジタルデー
タ信号を入力し、この第１のＦＥＴのドレイン電極にレ
ベルシフト用ツェナーダイオードのカソード電極を接続
すると共に、該ツェナーダイオードのアノード電極に対
して第２のＦＥＴのゲート電極を接続し、この第２のＦ
ＥＴのドレイン電極に発光素子のカソード電極を接続し
て成る発光素子駆動回路において、前記第２のＦＥＴの
ソース電極に対し、監視信号等の副信号を増幅する副信
号増幅回路の出力端子を接続し、この増幅回路より出力
する副信号を前記主デジタルデータ信号の振幅に重畳す
るようにしたことを特徴とする発光素子駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264207A JPH02112332A (ja) | 1988-10-21 | 1988-10-21 | 発光素子駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63264207A JPH02112332A (ja) | 1988-10-21 | 1988-10-21 | 発光素子駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02112332A true JPH02112332A (ja) | 1990-04-25 |
Family
ID=17399975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63264207A Pending JPH02112332A (ja) | 1988-10-21 | 1988-10-21 | 発光素子駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02112332A (ja) |
-
1988
- 1988-10-21 JP JP63264207A patent/JPH02112332A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301332B1 (ko) | 레일-투레일공통모드범위를갖는차동증폭기 | |
| US6281753B1 (en) | MOSFET single-pair differential amplifier having an adaptive biasing scheme for rail-to-rail input capability | |
| US4284957A (en) | CMOS Operational amplifier with reduced power dissipation | |
| US4335355A (en) | CMOS Operational amplifier with reduced power dissipation | |
| KR100311296B1 (ko) | 발진 회로용 차동 증폭 회로 | |
| US8638125B2 (en) | Low voltage differential signal driver with reduced power consumption | |
| US6573760B1 (en) | Receiver for common mode data signals carried on a differential interface | |
| CA1115790A (en) | Mos fet amplifier | |
| DE60109928D1 (de) | Hochfrequenzverstärkerschaltung mit annulierung einer negativen impedanz | |
| KR970063903A (ko) | 연산증폭기 | |
| KR850004674A (ko) | 곱셈 회로 | |
| US6456161B2 (en) | Enhanced slew rate in amplifier circuits | |
| US4583052A (en) | Amplifier having complete isolation of power sources | |
| US5343166A (en) | Efficient high fidelity audio power amplifier | |
| JP2560542B2 (ja) | 電圧電流変換回路 | |
| JPH02112332A (ja) | 発光素子駆動回路 | |
| US10564450B1 (en) | Electrical amplifier and electro-optical device comprising an electrical amplifier | |
| EP1276231A3 (en) | Variable gain amplifier | |
| JPS6282704A (ja) | 増幅回路 | |
| US20060139096A1 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| JPH02275684A (ja) | 駆動電流測定回路 | |
| US20230288735A1 (en) | Driver circuit | |
| US6353363B1 (en) | Low voltage rail-to-rail CMOS output stage | |
| US20020140509A1 (en) | Efficient AC coupled CMOS RF amplifier | |
| JPH0563052B2 (ja) |