JPH02113295A

JPH02113295A - 映像変換装置

Info

Publication number: JPH02113295A
Application number: JP63265257A
Authority: JP
Inventors: Yukio Takahashi; 幸男高橋; Kazuhiro Taguchi; 田口　一宏
Original assignee: Nippon Telegraph and Telephone Corp; Toray Industries Inc
Current assignee: Toray Industries Inc; NTT Inc
Priority date: 1988-10-22
Filing date: 1988-10-22
Publication date: 1990-04-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、電子計算機などで作成された映像信号を大
形カラー表示装置等に表示させるために必要な映像信号
に変換する映像変換装置に関するものである。

〔従来の技術〕

対角がメートルサイズの大形カラー表示装置は、広告表
示、環境表示、多人数を対象とした情報表示など、多方
面で実用化されている。大形カラー表示装置の実現方法
として、投写型と直視型の２つが代表的である。投写型
は画像を光学的にスクリーン上に拡大投写するため、簡
易に大形表示装置が得られるが、スクリーンが周囲光も
反射するので明るい照明環境では使用できない、直視型
は発光素子を平面的に並べて画像を直接監視するので、
周囲の照明条件の影響を受けにくい。直視型の大形表示
装置の例として、液晶表示ユニットと光源からなる表示
モジュールをタイル状に配列した表示装置、あるいはＬ
ＥＤ、ＣＲＴ、蛍光表示管等の発光素子を配列した表示
装置がある（参考文献＝　「大画面ディスプレイ」テレ
ビジョン学会誌、Ｖｏｌ、３８．　Ｎｏ、１．１９８４
および「大画面ディスプレイ−１，概説−」、情報処理
、Ｖｏｌ、２７゜Ｎｏ７．１９８６参照）。しかし、発
光素子を多数用いるため、消費電力がきわめて大きいと
いう問題がある。

これに対して、透過型液晶ディスプレイ（透過型ＬＣＤ
）と光ファイバを組み合わせた大形カラー表示装置（光
フアイバディスプレイ）がある（例えば、特開昭５１−
１１５９４号公報「カラーディスプレイ装置」参照）。

この種の表示装置は光ファイバの一端をＬＣＤのガラス
上へ密着して配列させて透過型ＬＣＤと光学的に結合さ
せ、光ファイバの他端を配列してこれを表示面とする装
置である。透過型ＬＣＤのバックからの光は、液晶の電
気光学的な光シヤツタ機能により遮断あるいは透過する
ので、液晶の表示像が光ファイバの他端に表示される０
画素間隔は１０〜２０ｍｍピッチで配列されるので、容
易にメートルサイズの大形表示装置が得られる。表示装
置の画素数は透過型ＬＣＤと光ファイバの本数を増やす
だけで容易に拡張できるという特徴がある。また、ＬＣ
Ｄは電子計算機の情報表示として使用できるので、文字
・図形を簡易に表示できる特徴がある。

ＬＣＤの表示速度どが速い場合には動画も表示すること
が可能である。

この種の装置のカラー化にはカラーＬＣＤを用いる方法
と、白黒ＬＣＤを用いる方法とがある。

カラーＬＣＤは対向側のガラスに赤、青、緑のマイクロ
カラーフィルタを画素ごとに配置し、加法混色によりカ
ラー表示を得る構成が一般的である。しかし、白黒ＬＣ
Ｄの３倍の画素密度が必要となり高価であるとともに、
光透過率が極めて低いので表示画素が暗くなる。これに
対して白黒ＬＣＤを用いる方法は、ＬＣＤを３面設けて
、それぞれ赤、青、緑光を照射し、表示面で赤、青、縁
周の３本の光ファイバを１本に束ねることにより８色を
表現できる。白黒ＬＣＤはカラーＬＣＤと比較して数倍
の光透過率を持っているので、明るい表示画面が得られ
る。また、表示装置の表現能力を上げるには階調表示に
対応できるようにする必要がある。

〔発明が解決しようとする課題〕

このような透過型ＬＣＤと光ファイバを組み合わせた大
形表示装置を制御する映像変換装置には、表示画素数の
拡張１階調表示に対応できるようにする必要がある。ま
た、光ファイバのＬＣＤ上での配列方法は、光ファイバ
の直径、直径の製造精度１表示画素数等により異なるた
め、配列方法にも柔軟に対応できる構成とすることが必
要である。

この発明の目的は、２値表示ディスプレイと光ファイバ
とを組み合わせて、電子計算機などのＣＲ７画面情報を
メートルサイズで表示する大形表示装置において、１台
の装置で大形表示装置の画素数を簡易に拡張できる映像
変換装置を提供することにある。

この発明の他の目的は、前記大形表示装置を簡易な方法
で階調表示を可能とする映像変換装置を提供することに
ある。

（課題を解決するための手段）この発明に係る映像変換装置は、映像信号を格納する複
数台の第１のメモリ回路と、１画素の映像信号を輝度レ
ベルに応じて２値表示の画素マトリクスに変換する複数
台の画素変換回路とを備え、ディスプレイ画面を複数面
に分割して、各分割画面の映像信号を対応する前記第１
のメモリ回路に格納し、この第１のメモリ回路のデータ
を表示順序に従って複数台同時に読みだして前記画素変
換回路で変換させ、対応する２値表示ディスプレイに表
示させる制御回路を有する構成のものである。

また、映像信号を２値表示ディスプレイに表示する表示
位置情報を格納する第２のメモリ回路を備え、第２のメ
モリ回路の読み出しデータが第１の状態の時、前記第１
のメモリ回路の読み出しデータを画素変換回路に転送す
るとともに第１のメモリ回路のアドレスを更新し、第２
のメモリ回路の読み出しデータが第２の状態の時、画素
マトリクスが全白もしくは全黒となるようなデータを画
素変換回路に転送するとともに、第１のメモリ回路のア
ドレス更新を停止して、第２のメモリ回路で映像信号の
２値表示ディスプレイへの表示位置を制御する構成とし
ている。

〔作用）この発明においては、ディスプレイ画面を複数面に分割
した各分割画面の映像信号を対応する第１のメモリ回路
に格納し、この第１のメモリ回路のデータを表示順序に
従って複数台同時に読み出して画素変換回路で変換させ
、対応する２値表示ディスプレイに表示させる。

また、第２のメモリ回路を有するものは、第１の状態と
第２の状態とからなる表示位置情報に従って２値表示デ
ィスプレイの所定の位置に表示させる。

〔実施例〕

以下、この発明の一実施例を図面を参照して説明する。

第１図はこの発明の基本的な処理内容を示す概念図であ
る。１０は電子計算機等に内蔵されているグラフィック
メモリである。ここでは階調表示が可能なグラフィック
メモリとする。グラフィックメモリ１０のデータは、点
線矢印で示したような走査線方向に沿って順次読み出さ
れ、ＣＲＴ等に表示される。グラフィックメモリ１０は
横１６０画素、縦１００画素のブロックに分割し、ブロ
ックＡ、Ｂ、Ｃ，Ｄはそれぞれ６４０×４００ドツトの
２値表示ディスプレイ１２，１３．１４．１５に表示す
るものとする。ここで映像変換装置はブロックＡ、Ｂ、
Ｃ，Ｄのデータを実線矢印の走査方向に沿って順次読み
出し、かつ４ブロック同時に読み出して２値表示ディス
プレイ１２．１３，１４．１５に転送する。このとき、
グラフィックメモリ１０の１画素１１はその階調レベル
に応じて４×４の画素マトリクス１６のように２値表示
のデータに画素変換される。

第２図は光ファイバを２値表示ディスプレイ上に配列さ
せた図である。図中、１６は２値表示ディスプレイ上の
４８４の画素マトリクスである。

１７は光ファイバで、図はその断面である。光ファイバ
１７の直径は４ビツト幅とほぼ等しいとする。画素マト
リクス１６を透過する光は１本の光ファイ゛バ１７に入
射される。画素マトリクス１６の中で黒画素数を可変に
することにより階調を表現することができる。

第３図は、第１図の概念図に基づくこの発明の構成例を
示すブロック図である。入力映像信号は１６レベルの階
調を持ったアナログ信号とする。

３０はＡ／Ｄ変換器であり、アナログ映像信号を４ビツ
トのディジタル信号に変換する。３１０゜３１１、　３
２０．　３２１．　３３０．　３３１．　３４０．３４
１はディジタル化された映像信号を格納するメモリ（Ｖ
ＲＡＭ）であり、ブロックＡ。

Ｂ、Ｃ，Ｄごとにα、βの２面設けている。一方のＶＲ
ＡＭが書き込みモードの時は、他方のＶＲＡＭは読み出
しモードで動作する。例えば、切替信号３５０が”Ｌｏ
ｗ　　レベルの時、α面のＶＲＡＭ３１０，３２０，３
３０．３４０は書キ込ミモード、β面のＶＲＡＭ３１１
，３２１，３３１．３４１は読み出しモードで動作し、
切替信号３５０が“Ｈｉｇｈ”レベルの時はその逆で動
作する。また、書き込みモードの時は、画面の走査方向
にしたがってブロックＡ、Ｂ、Ｃ，Ｄの順に選択されて
映像信号が格納される。読み出しモードの時は、ブロッ
クＡ、Ｂ、Ｃ，Ｄが同時に選択されて保持データが読み
出される。３１２，３２２．３３２．３４２は選択回路
であり、切替信号３５０がＬｏｗ”レベルの時、β面の
ＶＲＡＭ３１１．３２１，３３１．３４１のデータを選
択し、“Ｈｉｇｈ”　レベルの時はα面のＶＲＡＭ３１
０．３２０，３３０．３４０のデータを選択して、画素
変換回路３１３，３２３，３３３，３４３に出力する。

画素変換回路３１３，３２３，３３３．３４３はそれぞ
れリードオンリメモリ（ＲＯＭ）３１４，３２４，３３
４，３４４と選択回路３１５，３２５，３３５．３４５
から構成される。ＲＯＭ３１４，３２４，３３４．３４
４は階調レベルに対応した４×４の画素マトリクスを格
納しており、それぞれ選択回路３１２，３２２゜３３２
．３４２の出力データ（すなわちディジタル化した映像
信号）をアドレスとして画素マトリクスが読み出される
。選択回路３１５，３２５゜３３５．３４５は制御回路
３５１により制御され、２値表示ディスプレイの走査線
方向に沿って画素マトリクスを上から順次選択して２値
表示ディスプレイへ転送する。

３６０は前記ＶＲＡＭ３１０，３１１，３２０．３２１
，３３０，３３１，３４０．３４１を共通に制御するＶ
ＲＡＭ読み出し用アドレス回路であり、４つのブロック
からなるＶＲＡＭを同時に読み出す。ＶＲＡＭの水平方
向アドレスはディジタル化映像信号の１画素を転送する
ドツトクロツタ（Ｄｏｔ　　ＣＬＫ）を、１／４分周回
路３６１で４倍の周期としたクロックで更新されるアド
レスカウンタ３６２で生成される。また、アドレスは映
像信号が有効であることを示すブランキング（ＢＬ）信
号に同期して更新される。ＶＲＡＭの垂直方向アドレス
は水平同期信号Ｈｓを１／４分周回路３６３で４倍の周
期としたクロックで更新されるアドレスカウンタ３６４
で生成される。

また、アドレスは映像信号が有効であることを示す垂直
方向のブランキング（ＢＬ　　Ｖｓ）信号に同期して更
新される。

３７０は各ブロックのＶＲＡＭに共通なＶＲＡＭ書き込
み用アドレス回路である。ＶＲＡＭ水平方向のアドレス
はＤｏｔ　　ＣＬＫで更新するアドレスカウンタ３７１
で生成される。また、アドレスカウンタ３７１はＢＬ侶
号でクリアすることにより、読み出しアドレス回路と同
様に映像信号が有効である期間だけ更新する。３７２は
チップセレクト回路、３７３はアドレスカウンタ３７１
より出力されるキャリー信号であり、アドレスカウンタ
３７１が水平方向の画素数を６４０個カウントすると出
力する。３７４はＶＲＡＭ垂直方向のアドレスを生成す
るアドレスカウンタであり、キャリー信号３７３が出力
されるとアドレスを更新する。また、垂直方向の走査線
数を１００本カウントすると、キャリー信号３７５を出
力する。

ＣＳＩ〜ＣＳ４は各ブロックのＶＲＡＭの書き込み状態
を順次選択するチップセレクト信号であり、アドレスカ
ウンタ３７４からのキャリー信号３７５が出力されると
、次の垂直同期信号が来るまで全てのＶＲＡＭへの１！
Ｆき込みを禁止するように制御する。なお、ＶＲＡＭ読
み出し用アドレス回路３６０の■およびＶＲＡＭ書き込
み用アドレス回路３７０の■はいずれもＶＲＡＭ３１０
，３１１．３２０，３２１，３３０，３３１，３４０．
３４１に印加される。

以上述べた構成からなるこの発明の映像変換装置の動作
を、タイミングチャートを用いながら説明する。

第４図はＶＲＡＭの書き込み時のタイミングチャートで
ある。切替信号３５０が“Ｌｏｗ”レベ）Ｌｔ　（７）
　Ｍ、ａ面のＶＲＡＭ３１０，３２０，３３０．３４０
は書き込みモードとなり、ディジタル化された映像信号
であるＡ／Ｄ変換器３０の出力データを順次格納する。

水平走査期間の最初の１６０画素はチップセレクト信号
ＣＳＩが“ＬＯＷ　となってＶＲＡＭ３１０に格納され
る。以下、順次１６０画素がＶＲＡＭ３２０，３３０゜
３４０に格納される。６４０画素が全て格納されるとア
ドレスカウンタ３７１がキャリー信号３７３を出力する
ので、ＶＲＡＭ垂直方向アドレスが更新され、次の水平
走査線の画素が順次格納される。以下１００本目０走査
線まで同様な動作が繰り返される。アドレスカウンタ３
７４は走査線を１００本カウントするとキャリー信号３
７５を出力するので、チップセレクト信号Ｃ５１〜ＣＳ
４は全て“Ｈｉｇｈ”レベルとなり、ＶＲＡＭは次の垂
直信号が来るまで全て書き込み禁止状態となる。このよ
うにしてＶＲＡＭへ映像信号が書き込まれるが、結果と
して第１図のグラフィックメモリ１ｏのブロックＡ、Ｂ
、、Ｃ，Ｄの映像がそれぞれＶＲＡＭ３１０，３２０，
３３０，３４０に格納される。

一方、β面（７）ＶＲＡＭ３１１，３２１，３３１．３
４１は切替信号３５０が“Ｌｏｗ　　レベルであるので
、読み出しモードで動作する。読み出しモードのタイミ
ングチャートを第５図に示す。

アドレスカウンタ３６２，３６４は垂直同期信号Ｖｓで
アドレスがクリアされる。水平方向アドレスは映像信号
が有効である期間の間、Ｄｏｔ　　ＣＬＫの４倍の周期
でアドレスを更新し、ＶＲＡＭ３１１．３２１，３３１
，３４１の内容を読み出す。水平走査期間の間アドレス
は更新されるが、次の水平同期信号Ｈｓでアドレスが再
びクリアされる。しかし、垂直方向アドレスは水平同期
信号Ｈｓの４倍の周期で更新するので、４水平走査期間
の間は同一の垂直方向アドレスの内容が読み出される。

ＶＲＡＭ３１１，３２１，３３１．３４１から読み出さ
れたデータはそれぞれ画素変換回路３１３，３２３．．
３３３，３４３のＲＯＭ　３１４．３２４，３３４．３
４４のアドレスに人力され、映像信号の輝度レベルに対
応してあらかじめ定められている４Ｘ４の画素マトリク
スが選択回路３１５，３２５，３３５，３４５へ出力さ
れる。また、前述したように４水平走査期間内では同一
の垂直方向アドレスが出力されるので、４水平走査期間
は同一の画素マトリクスが読み出される。制御回路３５
１は第５図のタイミングチャートに示すように、水平同
期信号に同期して画素マトリクスの行を順次選択する制
御信号を出力する。すなわち選択回路３１５，３２５，
３２５゜３４５は最初の水平走査期間はこの走査線に対
応する行である最上段の４ビツトを選択し、次の水平走
査期間は２番目の段の４ビツトを選択し、以下、順次切
り替えて画素マトリクスの４ビツトを選択して２値表示
ディスプレイに転送する。

以上述べたように、第１図に示した階調レベルを持つ１
６０Ｘ１００画素のブロックＡ、Ｂ。

Ｃ，Ｄが６４０ｘ４００ドツトの２値表示ディスプレイ
１２〜１５４面に表示するデータが生成される。

第６図はこの発明の他の実施例を示すブロック図である
。第３図の実施例は第２図のように光ファイバを２値表
示ディスプレイ上に密着して配列した光フアイバディス
プレイに必要な映像変換装置であり、映像信号を２値表
示ディスプレイの全面に表示させる構成例である。これ
に対し第６図の実施例は、映像信号を２値表示ディスプ
レイの所定の位置に表示させる構成例である。例えば第
７図に示すように、４ｘ２本の光ファイバを密着させて
これをブロックとし、このブロックを上下左右１本の隙
間を空けて配列する光フアイバディスプレイの場合であ
る。

第７図の配列ではブロックＡ、Ｂ、Ｃ，Ｄの映像信号は
８００Ｘ６００ドツトの２値表示ディスプレイに表示さ
れることになる。

第６図において、７０は画素マトリクスの表示位置を指
定する情報を格納しているマスクバタンＲＯＭであり、
光ファイバを置く位置を表す。ＲＯＭの容量は、第７図
のように光ファイバ１７を配列する場合、ブロック間の
隙間を考慮すると横２００ビツト、縦１５０ビツトとな
る。このＲＯＭ出力が“１“のときは画素マトリクスを
表示し、“０“のときは映像信号と無関係な全白あるい
は全黒を表示するものとする。７１は前記マスクバタン
ＲＯＭ７０のアドレス回路であり、第３図のＶＲＡＭ読
み出し用アドレス回路３６０と同一の構成である。した
がって、マスクバタンＲＯＭ７０は映像信号が有効であ
る期間の間、Ｄ。

ｔ　　ＣＬＫの４倍の周期で読み出され、４水平走査期
間は同一のパタンが読み出される。７２は前記ＶＲＡＭ
３１０，３１１，３２０，３２１，３３０．３１１，３
４０，３４１を共通に制御するＶＲＡＭ読み出し用アド
レス回路である。構成は第３図のＶＲＡＭ読み出し用ア
ドレス回路３６０とほぼ同一であるが、アドレスカウン
タ３６２゜３６４はマスクバタンＲＯＭ７０の出力が１
＃のときアドレスを更新し、“０”のときは更新せずに
アドレスが保持される。７２０，７２１はアンドゲート
である。また、選択回路３１２，３２２．３３２，３４
２の出力データは、マスクパターンＲＯＭ７０の出力と
ＡＮＤをとってそれぞれ画素変換回路のＲＯＭ３１４，
３２４，３３４゜３４４のアドレスに入力される。この
例ではマスクバタンＲＯＭ７０の出力が“０”、すなわ
ち光ファイバがない所には白が表示される。なお、ＶＲ
ＡＭ書き込み用アドレス回路３７０等そのほかの構成は
第３図と同一であるので、構成の図示および動作の説明
を省略する。

以上の構成からなる第６図の実施例の動作を以下に説明
する。

例えば第８図に示すように、水平走査方向に沿って階調
レベルが１５．８．３．１０という映像信号がＶＲＡＭ
３１１から読み出され、このときマスクバタンＲＯＭ７
０の出力が、例えば“１”で第１の状態、“０″で第２
の状態を示すものとして、１１００１１″と順次読み出
されたとする。最初の２画素は画素変換回路３１３によ
り階調レベルに応じた４×４の画素マトリクスが２値表
示ディスプレイに表示される。次の２画素はマスクバタ
ンＲＯＭ７０の出力が“０″であるので、画素変換回路
３１４にはａｌｌ　“０″が入力されて全白表示の画素
マトリクスが出力されるとともに、ＶＲＡＭ読み出し用
アドレス回路７２のアドレスカウンタ３６２．３６４の
アドレスは更新されずに保持される。マスクバタンＲＯ
Ｍ７０の次の出力は“１“であるので、次の映像信号が
読み出され階調レベルに応じた画素マトリクスが２値表
示ディスプレイに表示される。以上の動作を繰り返すこ
とにより、光ファイバ１７を設置した箇所に映像信号が
表示され、光ファイバ１７のないところは全白が表示さ
れる。なお、この実施例では光ファイバ１７のないとこ
ろは白が表示されるが、選択回路３１２，３２２，３３
２，３４２とマスクバタンＲＯＭ７０との論理を変更す
ることにより、容易に黒表示とすることができる。

なお、′ｉＡ８図では水平走査方向のマスクパターンの
み示し、垂直方向のマスクパターンは省略しである。

また、カラーの映像信号を取り扱う場合には、赤、青、
緑の映像信号に対してそれぞれ第３図あるいは第６図で
述べた映像変換装置を設け、同様の処理を施せばよい。

この場合、マスクバタンＲＯＭ７０．制御回路３５１．
マスクバタンＲＯＭのアドレス回路７１．ＶＲＡＭ読み
出し用アドレス回路３６０．ＶＲＡＭ読み出し用アドレ
ス回路７２、ＶＲＡＭ書き込み用アドレス回路３７０は
各色の映像変換装置に共通でよい。

〔発明の効果〕

以上の説明から明らかなように、この発明は映像信号を
格納する複数台の第１のメモリ回路と、１画素の映像信
号を輝度レベルに応じて２値表示の画素マトリクスに変
換する複数台の画素変換回路とを備え、ディスプレイ画
面を複数面に分割して、各分割画面の映像信号を対応す
る第１のメモリ回路に格納し、第１のメモリ回路のデー
タを表示順序に従って複数台同時に読み出して画素変換
回路で変換させ、対応する２値表示ディスプレイに表示
させる制御回路を有するので、映像信号を格納するメモ
リ（ＶＲＡＭ）を２値表示ディスプレイの台数に対応し
て設けることができるので、１台の映像変換装置で多数
の２値表示ディスプレイを制御できる。このため、安価
に映像変換装置を提供できるとともに、大形表示装置に
表示する映像をパソコン等１台で簡易に生成できるとい
う利点がある。また、大形表示装置の表示画素数もＶＲ
ＡＭを増設するだけでよいので、きわめて柔軟に表示画
素数に対応できるという利点がある。

さらに、映像信号の輝度レベルに対応した２値の画素マ
トリクスを生成する画素変換回路を設けているので、２
値表示ディスプレイを用いても画素マトリクスの黒画素
の数を変えるだけで階調表示ができるという利点がある
。

また、画素マトリクスを２値表示ディスプレイに表示す
る位置情報を格納した第２のメモリ回路を設けたものは
、２値表示ディスプレイに設置する光ファイバの配列が
多様であってもこの第２のメモリ回路の内容を変えるだ
けでよいので、大形表示装置の画面構成に柔軟に対応で
きるという利点がある。

【図面の簡単な説明】

第１図はこの発明の基本的な処理内容を示す概念図、第
２図はこの発明における光ファイバの配列例を示す図、
第３図はこの発明の一実施例の構成を示すブロック図、
第４図は、第３図の実施例におけるＶＲＡＭの書き込み
時のタイミングチャート、第５図は同じ（ＶＲＡＭの読
み出し時のタイミングチャート、第６図はこの発明の他
の実施例の構成を示すブロック図、第７図はこの発明に
おける光ファイバの配列を示す図、第８図は、第６図の
実施例における処理例を示す図である。図中、１０はグラフィックメモリ、１１は画素、１２，
１３，１４．１５は２値表示ディスプレイ、１６は画素
マトリクス、１７は光ファイバ、３０はＡ／Ｄ変換器、
３１０，３１１，３２０．３２１，３３０，３３１，３
４０，３４１はメ−ｆ−１，１（ＶＲＡＭ）、３５０は
切替信号、３１２．３２２，３３２゜３４２は選択回路
、３１３．３２３，３３３，３４３は画素変換回路、３
１４．３２４，３３４．３４４はリードオンリメモリ（
ＲＯＭ）、３１５，３２５，３３５゜３４５は選択回路
、３５１は制御回路、３６０はＶＲＡＭ読み出し用アド
レス回路、３６１．３６３は１／４分周回路、３６２．
３６４はアドレスカウンタ、３７０はＶＲＡＭ書き込み
用アドレス回路、３７１，３７４はアドレスカウンタ、
３７２はチップセレクト回路、３７３，３７５はキャリ
ー信号、７０はマスクバタンＲＯＭ、７１はマスクバタ
ンＲＯＭのアドレス回路、７２はＶＲＡＭ読み出し用ア
ドレス回路である。第１図第２図第７図水平力陶第図第図第図水平走査方向水平走査方向画素変換後の映像信号

Claims

【特許請求の範囲】

（１）階調情報を持つ映像を複数台の２値表示ディスプ
レイに表示させるための映像変換装置において、映像信
号を格納する複数台の第１のメモリ回路と、１画素の映
像信号を輝度レベルに応じて２値表示の画素マトリクス
に変換する複数台の画素変換回路とを備え、ディスプレ
イ画面を複数面に分割して、各分割画面の映像信号を対
応する前記第１のメモリ回路に格納し、この第１のメモ
リ回路のデータを表示順序に従って複数台同時に読み出
して前記画素変換回路で変換させ、対応する２値表示デ
ィスプレイに表示させる制御回路を有することを特徴と
する映像変換装置。
（２）映像信号を２値表示ディスプレイに表示する第１
の状態と第２の状態とからなる表示位置情報を格納する
第２のメモリ回路を備え、第２のメモリ回路の読み出し
データが前記第１の状態の時、前記第１のメモリ回路の
読み出しデータを画素変換回路に転送するとともに前記
第１のメモリ回路のアドレスを更新し、前記第２のメモ
リ回路の読み出しデータが前記第２の状態の時、画素マ
トリクスが全白もしくは全黒となるようなデータを前記
画素変換回路に転送するとともに、前記第１のメモリ回
路のアドレス更新を停止して、前記第２のメモリ回路で
映像信号の２値表示ディスプレイへの表示位置を制御す
る制御回路を有することを特徴とする請求項（１）記載
の映像変換装置。