JPH02113899U - - Google Patents
Info
- Publication number
- JPH02113899U JPH02113899U JP2264089U JP2264089U JPH02113899U JP H02113899 U JPH02113899 U JP H02113899U JP 2264089 U JP2264089 U JP 2264089U JP 2264089 U JP2264089 U JP 2264089U JP H02113899 U JPH02113899 U JP H02113899U
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- output
- data buffer
- chip select
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図はこの考案の一実施例に係るブロツク図
、第２図は従来のＲＯＭ制御回路のブロツク図で
ある。 １……ＲＯＭ、２……システムアドレスバス、
３……チツプセレクト信号、４……アウトプツト
イーブル信号、５……システムデータバス、６…
…システムコントロールバス、７……ゲートコン
トロール信号、８……ゲートコントロール回路、
１１……データバツフア。
、第２図は従来のＲＯＭ制御回路のブロツク図で
ある。 １……ＲＯＭ、２……システムアドレスバス、
３……チツプセレクト信号、４……アウトプツト
イーブル信号、５……システムデータバス、６…
…システムコントロールバス、７……ゲートコン
トロール信号、８……ゲートコントロール回路、
１１……データバツフア。
Claims (1)
- ＲＯＭのデータ出力部分にデータバツフアを置
き、ＲＯＭのチツプセレクト信号とアウトプツト
イネーブル信号は常時アクテイブに保ちながら、
ＲＯＭのデータの出力の制御をデータバツフアの
ゲートコントロールにより制御することを特徴と
するＲＯＭの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264089U JPH02113899U (ja) | 1989-02-28 | 1989-02-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264089U JPH02113899U (ja) | 1989-02-28 | 1989-02-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02113899U true JPH02113899U (ja) | 1990-09-12 |
Family
ID=31240933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264089U Pending JPH02113899U (ja) | 1989-02-28 | 1989-02-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02113899U (ja) |
-
1989
- 1989-02-28 JP JP2264089U patent/JPH02113899U/ja active Pending