JPH02114657A - 半導体装置の多層配線構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体集積回路等における半導体装置の多層
配線構造に関するものである。

（従来の技術） 従来、このような分野の技術としては、例えば第２図（
ａ＞、（ｂ）に示すようなものがあった。

以下、その構成を説明する。

第２図（ａ）、（ｂ）は従来の半導体装置の多層配線構
造の一構成例を示す図であり、同図（ａ）は平面図、及
び同図（ｂ）はそのＡ−Ａ線拡大断面図である。

この半導体装置は、フィールド領域（素子領域）Ｘにお
けるＳｉ（シリコン）基板１内において、例えばＮ１０
Ｓトランジスタの場合は、図示しないソース／′トレイ
ン領域が形成されている。Ｓｉ基板１上にはフィールド
酸化膜２が形成され、さらにそのフィールド酸化膜２の
一部がエツチングにより除去され、その領域に図示しな
いゲート酸化膜及びゲート電極が順次形成されている。

フィールド酸化１１！２上には、Ｓｉ酸化膜等の第１層
間絶縁膜３が形成され、その上にＡ、Ｉ！　　（アルミ
ニウム）からなる幅Ｗ１を有する複数本の第１層配線４
ａ４ｂ、４ｃが所定間隔ｗ２（＞ｗｌ）に配列されてい
る。第１層間絶縁膜３上には、段差箇所平坦用のＳＯＧ
　（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ　）によりＰＳＧ　（
リンガラス）等の無機塗布′ｐｌＡ５が形成され、その
１にＳｉ酸化膜等の第２層間絶縁膜６が形成されている
。第２層間絶縁Ｍ６上には、ｌからなる幅ｗ３　（＞ｗ
２＞を有する第２層配線７が、第１層配線４ａ、４ｂ、
４ｃにほぼ直交するように延設され′ζおり、さらにそ
の上にＳｉ窒化膜等のパッシベーション膜（表面保護Ｍ
）８が被着されている。

第１．第２層配線４ａ、４ｂ、４ｃ、７は、図示しない
ソース／トレイン領域またはゲート電極に接続され、そ
の第１．第２層配線４ａ、４ｂ。

４ｃ、７に電圧を印加することにより、ＭＯＳトランジ
スタが動作する。

この種の多層配線構造では、第１層配線４ａ。

４ｂ、４ｃ上に無機塗布ｌｌＡ３及び第２層間絶縁膜６
を介して第２層配線７を積層形成しているので、半導体
装置の配線領域を縮小化することが可能となり、チップ
内に占める半導体装置の集積度の向上化が図れる。

（発明が解決しようとする課題） しめ化ながら、−ト記構成の半導体装置の多層配線構造
においては、次のような課題があった。

上記構成の半導体装置の製造プロセスにおいて、良好な
オーミック・コンタクトをとるために、第２層配線７に
シンクといわれる熱処理を施した場合、以後の製造工程
において、無機塗布Ｔ７１Ａ５、第２層間絶縁膜６、及
び第２層配線７が内在的に有する応力が、主として各第
１層配線４ａ、４ｂ。

４ｃの上面と側面とが接合するエツジ部９に局所的に集
中する。これにより、第１層配線４ａ。

４ｂ、４ｃに欠損が生じることがあり、その状態が高じ
れば断線にまで至るおそれがある。このとき、各第１層
配線４ａ、４ｂ、４ｃが種々の形状に形成されているこ
とから、上記応力は、第２層配線７直下の領域を横切る
エツジ部９の単位長さが第２層配線４ａに比べてより短
い第１層配線４ｂ、４ｃにおいて過度に集中し、断線等
の障害が一層頻発するものと推定される。

ところで、第１層配線４ａ、４ｂ、４ｃに欠損がある場
合、第２層配線７に対するシンタ以陵の製造工程または
半導体装置の動作時に、半導体装置に加えられる電気的
、熱的、或いは機械的なストレス（１１τ用力）による
マイグレーションの発生を促すことになる。マイグレー
ションには、例えば配線パターン中を流れる高密度の電
子流によって配線層の結晶粒界の大きさの急変する箇所
で断線等の現象を引起こすエレクトロマイグレーション
や、同様の現象を機械的ストレス等により誘発するスト
レスマイグルーシジンかあり、これらが発生すると半導
体装置の信頼性が著しく低下する。

本発明は、前記従来技術が持っていた課題として、第１
層配線に欠損が生じることにより、半導体装置の信頼性
が低下する点について解決した半導体装置の多ノロ配線
構造を提供するものである。

（課題を解決するための手段） 本発明は、前記課題を解決するなめに、半導体素子が形
成された基板上に、′ｇ数本の第１層配線が形成され、
該第１層配線の上に、層間絶縁膜を介して、該第１層配
線と交差する方向に第２層配線が形成された半導体装置
の多層配線構造において、前記第２層配線直下の前記各
第１層配線間に、電気的に未接続の１本または複数本の
ダミー配線を形成するようにしたものである。

（作　用） 本発明によれば、以上のように半導体装置の多層配線構
造を構成したので、各第１層配線間に形成されたダミー
配線は、層間絶縁膜及び第２層配線等が内在的に有する
応力による機械的ス［・レス、及び第２層配線のシンク
リング等により半導体装置に加えられる熱的ストレス等
にによる種々のストレスを吸収する働きがある。この場
合、ダミー配線におけるストレスの吸収は、主としてダ
ミー配線の上面と側面とが接合するエツジ部において行
われるため、各第１層配線間に配設されるダミー配線の
配線数を増加すれば、ストレスをより分散させて吸収量
の増大化が図れるようになり、さらにその働きを高める
ことが可能となる。これにより、第１層配線のエツジ部
に局所的に集中していた各種のストレスを低減できるよ
うになり、そのストレスによって第１層配線に生じる欠
損の発生を防止することが可能となる。従って、前記課
題を解決できるのである。

（実施例） 第１図（ａ）、（ｂ）は本発明の第１の実施例に係る半
導体装置の多層配線構造を示す図であり、同図（ａ）は
平面図、及び同図（ｂ）はそのＢ−Ｂ線断面図である。

この半導体装置は、フィールド領域ＹにおけるＳｉ基板
１０において、例えばＭＯＳトランジスタの場合は、図
示しないソース／ドレイン領域が形成されている。Ｓｉ
基板１０上にはフィールド酸化膜１１が形成され、さら
にそのフィールド酸化膜１１の一部がエツチングにより
除去され、その領域に図示しないゲート酸化膜及びゲー
ト電極が順に形成されている。

フィールド酸化Ｍｌｌ上には、ＣＶＤ法（化学的気相成
長法〉等を用いてＳｉ酸化膜等からなる第１層間絶縁膜
１２が形成され、その上に蒸着法等によってＡｆｌ等か
らなる幅ｄｌ（例えば、約３μｍ以下）を有する複数本
の第１層配線１３ａ１３ｂが、所定間隔ｄ２（例えば、
約２０ｔｚｍ以上）で選択的に形成されている。第１層
配線１３ａ、１３ｂ間には、Ａ［等からなる幅ｄ３（例
えば、約２０μｍ以下）を有する電気的に未接続状態の
ダミー配線１４が、第１層配線１３ａ。

１３ｂから所定間隔ｄ４（例えば、約２０μｍ未満）隔
てた位置に選択的に形成されている。ダミー配線１４は
例えば、第１層配線１３ａ、１３ｂと同時に形成される
。

第１層間絶縁膜１２上には、ＳＯＧを用いてＰＳＧ等の
絶縁性の無機塗布膜１５が形成され、その上にＣＶＤ法
等を用いてＳｉ酸化膜等からなる第２層間絶縁膜１６が
形成されている。ＳＯＧとは、温度約１０００°Ｃ前後
でのガラスの流動性を利用したもので、上地、Ｍ（例え
ば、第２Ｎ間絶縁膜１６）を下地膜（例えば、第１ＪＷ
間絶縁膜１２、第１層配線１３ａ、１３ｂ、及びダミー
配線１１１）上に形成する際に、液状のＰＳＧ等を下地
膜に塗布した陵、そのＰＳＧ等を固着させることによっ
て下地膜の平坦化を図るものである。

第２層間絶縁膜１６上には、Ａρ等からなる・幅ｄ５（
例えば、約８０μｍ以上）を有する第２層配線１７が、
第１層配線１３ａ、１３ｂにほぼ直交するように１ｍｍ
程度以上に延設されている。

ここで、前記ダミー配線１４の長さｄ６は第２層配線１
７の幅ｄ５とほぼ同一の長さに形成されている。これら
第１．第２層配線１３ａ、１３ｂ１７は図示しないゲー
ト電極、或いはソース／ドレイン領域に図示しないスル
ーホールを介して接続されている。さらに、第１層配線
１７上には、半導体装置の表面の安定化及び保護ために
、ＣＶＤ法等を用いてＳｉ窒化膜等からなるパッシベー
ションｒｉ！Ａ１８が被着されている。

以上の構成において、第１．第２層配線１３ａ１３ｂ、
１７に電圧を印加すればゲート電極にゲーＩ〜電圧が印
加され、ソース／トレイン領域間が導通状態となり、Ｍ
ＯＳトランジスタの動作が行われる。

この実施例では、次のような利点を有している。

各第１層配線１：３ａ、１３ｂ間にダミー配線１４を配
設したことにより、各第１層配線１３ａ。

１３ｂに加わる種々のストレス、例えば無１ａ塗布膜１
５、第２層間絶縁膜１６、及び第２層配線１７が内在的
に有する応力による機械的ストレスや、半導体装置に各
種の熱処理を繰返し印加する温度サイクルストレスによ
る熱的スｌ〜レス等の種々のストレスを緩和することが
できる。これはすなわち、従来、主として第１層配線１
３ａ。

１３ｂのエツジ部１９ａ、１９Ｌ＋に局所的に集中して
いたストレスをダミー配線１　＝１の工・ノシ部２０に
も分散できるからであり、これによって第１層配線１３
ａ、１３ｂにおける欠損の発生を防止することが可能と
なる。この場合、持に工・ノジ部１９ａ、Ｌ９ｂの単位
長さが第１層配線１３ａに比べてより短いなめに欠損の
発生しがちな第１層配線１３ｂにおいて、その効果が一
層期待できる。これにより、第１層配線１３ａ、１３ｂ
に欠損、延いてはそれによる断線等の障害を防止できる
ようになり、半導体装置における耐マイグレーション性
等の信頼性の向上化が図れる。

次に、本発明の第２の実施例について説明する。

第３図（ａ＞、（ｂ）は本発明の第２の実施例に１系る
半導体装置の多層配線構造を示す図で、同図（ａ）は平
面図、及び同図（ｂ）はそのＣ−Ｃ線断面図であり、第
１図（ａ）、（ｂ）中の要素と共通の要素には同一の符
号が付されている。

この半導体装置が、第１図（ａ）、（ｂ）のものと異な
る点は、各第１層配線１３ａ、１’３ｂ間に複数本（例
えば、３本〉のダミー配線１４ａが形成されている点で
ある。この場合、各第１層配線１３ａ、１３ｂとダミー
配線１４ａとの間には所定間隔Ｄ？（例えば、約２０μ
ｍ未満）が設定されると共に、各ダミー配線１４ａ間に
は所定間隔ｄ８（例えば、約２０μｍ未満〉が設定され
ている。

このような構造にしても、第１の実施例とほぼ同様の利
点が得られ、さらにこの場合には、ダミー配線１．４　
ａを複数本形成したことにより、そのエツジ部２０ａを
総計した長さが増大しているなめ、第１の実施例に比べ
て一段とストレスの分散が図れるようになり、それによ
って第１層配線１３ａ、１３ｂに対するストレスの集中
を緩和するという効果が一層期待できる。

尚、本発明は図示の実施例に限定されず、種々の変形が
可能である。その変形例としては、例えば次のようなも
のがある。

■　上記実施例は、第１．第２層配線１３ａ。

１３ｂ、１７による２層配線構造を有する半導体装置に
ついてであったが、その半導体装置を３層配線以上の多
層配線構造で構成してもよい。

■　各第１層配線１３ａ、１３ｂ間に配設するダミー配
線１４．１４ａの本数は、上記第１．第２の実施例の本
数、即ち１本または３本に限定されず、それ以外の本数
に設定することも可能である。

また、ダミー配線１４．１４ａの長さｄ６は、第２層配
線１７の幅ｄ５とほぼ同程度の長さとしたが、必要に応
じてその長さｄ６の、長短化を図ることができる。

■　第１．第２層配線１３ａ、１３ｂ、１７及びダミー
配線１４．１４ａを形成する材料をＡＮに代えて、Ａρ
−８ｉ−Ｃｕ（銅）系等の池の材質のものにしてもよい
。

■　第１．第２層配線１３ａ、１３ｂ、１７間の構成を
無機塗布膜１５／第２層間絶縁膜１６としたが、第１．
第２層配線１３ａ、１３ｂ、１７の形状等の変更に応じ
て、例えば第２層間絶縁膜１６７′無機塗布膜１５、或
いは第２層間絶縁膜１６／無機塗布膜１５／第２層間絶
縁膜１６とすることも可能である。

（発明の効果） 以上詳細に説明したように本発明によれば、第２層配線
直下の各第１層配線間に電気的に未接続のダミー配線を
形成するようにしたので、第１層配線に加わる膜ス１−
レス及び熱ス１〜レス等のストレスが緩和され、第１層
配線における大損の発生を防止することかで′きるよう
になり、それによって半導体装置における耐マイグレー
ション性等の信頼性の向上［ヒが期待できる。

【図面の簡単な説明】

第１図（ａ＞、（ｂ）は本発明の第１の実施例に１系る
半導体装置の多層配線構造を示す図、第２図（ａ）、（
ｂ）は従来の半導体装置の多層配線構造を示す図、第３
図（ａ）、（ｂ）は本発明の第２の実施例に係る半導体
装置の多層配線構造を示す図である。 １０　・−−−−−Ｓ　ｉ基板（基板）、１３ａ、ｔ３
ｂ・−・・・第１層配線、１６・・・・・・第２＠間絶
縁膜（層間絶縁膜）、１７・・・・・・第２層配線、１
４．１４ａ・・ダミー配線。

Claims (1)

1. 【特許請求の範囲】 半導体素子が形成された基板上に、複数本の第１層配線
   が形成され、該第１層配線の上に、層間絶縁膜を介して
   、該第１層配線と交差する方向に第２層配線が形成され
   た半導体装置の多層配線構造において、 前記第２層配線直下の前記各第１層配線間に、電気的に
   未接続のダミー配線を形成したことを特徴とする半導体
   装置の多層配線構造。