JPH02116203A - 温度補償型アクテイブバイアス増幅器 - Google Patents
温度補償型アクテイブバイアス増幅器Info
- Publication number
- JPH02116203A JPH02116203A JP63269812A JP26981288A JPH02116203A JP H02116203 A JPH02116203 A JP H02116203A JP 63269812 A JP63269812 A JP 63269812A JP 26981288 A JP26981288 A JP 26981288A JP H02116203 A JPH02116203 A JP H02116203A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- operational amplifier
- temperature
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業−にの利用分野〕
この発明は電界効果トランジスタを用い、温度補償回路
を備えた増幅器に関するものである。
を備えた増幅器に関するものである。
従来、電界効果トランジスタ（以下ＦＥＴという）を使
った増幅器では、にＥＴの直流バイアス特性の経時変化
による信号増幅機能の劣化を防１卜するために、ＦＥＴ
の直流バイアス回路にトランジスタを用いたアクティブ
バイアス増幅器が知られている。
った増幅器では、にＥＴの直流バイアス特性の経時変化
による信号増幅機能の劣化を防１卜するために、ＦＥＴ
の直流バイアス回路にトランジスタを用いたアクティブ
バイアス増幅器が知られている。
第２図は−に連のアクティブバイアス増幅器の一実施例
を示す図である。
を示す図である。
（１）はＦ Ｅ Ｔ 、 （Ｉａ）、 （ｌｂ）、 （
ｌｃ）はそれぞれＦ ｌ＞ １’（１）のゲート端子、
ドレイン端子、ソース端子、（２）はゲート端子（１ａ
）に接続する信号入力端子、（３）はドレイン端子（１
ｂ）に接続する信号出力端子、（４）はトランジスタ、
（４ａ）、 （４ｈ）、 （４ｃ）はそれぞれトラン
ジスタ（４）のベース端子、コレクタ端子、エミッタ端
子、（５）は正電源端子、（６）は負電源端子、（７）
はｌ・ランジスタ（４）のエミッタ端子（４ｃ）に直流
電位を与える第１の抵抗、（８）はトランジスタ（４）
のコレクタ端子（４ｂ）に直流電位を与える第２の抵抗
、（９）は第２の抵抗（８）とともにＦＹシＴ（１）の
ゲート端子（１ａ）に直流電位を与える第３の抵抗、
（１０）および（１１）はトランジスタ（４）のベース
端子（４ａ）に直流電位を与えるための第４及び第５の
抵抗である。
ｌｃ）はそれぞれＦ ｌ＞ １’（１）のゲート端子、
ドレイン端子、ソース端子、（２）はゲート端子（１ａ
）に接続する信号入力端子、（３）はドレイン端子（１
ｂ）に接続する信号出力端子、（４）はトランジスタ、
（４ａ）、 （４ｈ）、 （４ｃ）はそれぞれトラン
ジスタ（４）のベース端子、コレクタ端子、エミッタ端
子、（５）は正電源端子、（６）は負電源端子、（７）
はｌ・ランジスタ（４）のエミッタ端子（４ｃ）に直流
電位を与える第１の抵抗、（８）はトランジスタ（４）
のコレクタ端子（４ｂ）に直流電位を与える第２の抵抗
、（９）は第２の抵抗（８）とともにＦＹシＴ（１）の
ゲート端子（１ａ）に直流電位を与える第３の抵抗、
（１０）および（１１）はトランジスタ（４）のベース
端子（４ａ）に直流電位を与えるための第４及び第５の
抵抗である。
次に動作について説明する。 ＦＥＴ（１）のソース端
子（１ｃ）は接地され、ゲート端子（１ａ）は第２の抵
抗（８）を介して負の電圧を与えられ、ドレイン端子（
１ｂ）はトランジスタ（４）のエミッタ端子（４ｃ）を
介して正の電圧を与えられる。 Ｆ Ｅ Ｔ （１）の
信号増幅機能すなわち利得はこのゲート端子（１ａ）と
ドレイン端子（１ｂ）のバイアス電圧によって決定され
る。 このとき信号入力端子（２）より入力された信号
はＦＥ”Ｆ（＋）によって増幅され、信号出力端子（３
）より出力される。
子（１ｃ）は接地され、ゲート端子（１ａ）は第２の抵
抗（８）を介して負の電圧を与えられ、ドレイン端子（
１ｂ）はトランジスタ（４）のエミッタ端子（４ｃ）を
介して正の電圧を与えられる。 Ｆ Ｅ Ｔ （１）の
信号増幅機能すなわち利得はこのゲート端子（１ａ）と
ドレイン端子（１ｂ）のバイアス電圧によって決定され
る。 このとき信号入力端子（２）より入力された信号
はＦＥ”Ｆ（＋）によって増幅され、信号出力端子（３
）より出力される。
次にトランジスタ（４）によるアクティブバイアス機能
を説明する。 トランジスタ（４）のベース端子（４ａ
）には、正電源端子（５）より供給される電圧が第４の
抵抗（Ｊ Ｏ）および第５の抵抗（月）によって分割さ
れて決まる電圧ＶＢが印加される。このときエミッタ端
子（４ｃ）の電圧ＶＩＥはベース電圧ＶＢおよびベース
・エミッタの電位差ＶＢＥとで決定され、トランジスタ
の能動作用によりＶ Ｈ＝ Ｖ Ｂ十Ｖ ＢＥとなるこ
こでＶＢＥはトランジスタ固有の値で、トランジスタ（
４）が適切なバイアス電圧によって駆動されている場合
はつねに一定値に保たれる。従ってベース電圧ＶＢが一
定値の場合、エミッタ電圧ＶＩ＋も一定値となる。
を説明する。 トランジスタ（４）のベース端子（４ａ
）には、正電源端子（５）より供給される電圧が第４の
抵抗（Ｊ Ｏ）および第５の抵抗（月）によって分割さ
れて決まる電圧ＶＢが印加される。このときエミッタ端
子（４ｃ）の電圧ＶＩＥはベース電圧ＶＢおよびベース
・エミッタの電位差ＶＢＥとで決定され、トランジスタ
の能動作用によりＶ Ｈ＝ Ｖ Ｂ十Ｖ ＢＥとなるこ
こでＶＢＥはトランジスタ固有の値で、トランジスタ（
４）が適切なバイアス電圧によって駆動されている場合
はつねに一定値に保たれる。従ってベース電圧ＶＢが一
定値の場合、エミッタ電圧ＶＩ＋も一定値となる。
−Ｉ−述のようにエミッタ電圧ＶＢが一定値なので。
正電源端子（５）とエミッタ端子（４ｃ）との電位差。
すなわち第１の抵抗（７）の端子間電圧ＶＲＩは常に一
定値になり、第１の抵抗（７）に流れる電流■旧も一定
値に保たれる。 このＩＲＩが１？Ｅ ′Ｉ’ （＋）
のドレイン電流ＩＤとトランジスタ（４）のエミッタ電
流Ｉ＋＋とに分流するため、エミッタ電流ＩＢはドレイ
ン電流ＩＤの変化に応じてＩＥ＝ ＩＲＩ−１０を一定
値にするように流れる。
定値になり、第１の抵抗（７）に流れる電流■旧も一定
値に保たれる。 このＩＲＩが１？Ｅ ′Ｉ’ （＋）
のドレイン電流ＩＤとトランジスタ（４）のエミッタ電
流Ｉ＋＋とに分流するため、エミッタ電流ＩＢはドレイ
ン電流ＩＤの変化に応じてＩＥ＝ ＩＲＩ−１０を一定
値にするように流れる。
一方、エミッタ電流ＩＨに比例してフレフタ端子（４ｂ
）に流れるコレクタ電流ＩＣが第２の抵抗（８）および
第３の抵抗（９）に流れて生ずる電位差によって、ゲー
ト端子（１ａ）の電圧ＶＣが決定される。負電源端子（
６）の端子電圧が一定であるために、ゲート電圧ＶＧは
コレクタ電流ＩＣが増加すると減少し、 ＩＣが減少
すると負の電圧の方向に増大する。
）に流れるコレクタ電流ＩＣが第２の抵抗（８）および
第３の抵抗（９）に流れて生ずる電位差によって、ゲー
ト端子（１ａ）の電圧ＶＣが決定される。負電源端子（
６）の端子電圧が一定であるために、ゲート電圧ＶＧは
コレクタ電流ＩＣが増加すると減少し、 ＩＣが減少
すると負の電圧の方向に増大する。
しかるに、 Ｆ Ｅ Ｔ （］）のドレイン電流ＩＤは
ゲート電圧ＶＧによって決定される。すなわち、ゲート
電圧ｖＧが減少すると、ドレイン電流は増加し、逆にゲ
ート電圧ＶＧが負の電圧の方向に増大するとドレイン電
流は減少する。
ゲート電圧ＶＧによって決定される。すなわち、ゲート
電圧ｖＧが減少すると、ドレイン電流は増加し、逆にゲ
ート電圧ＶＧが負の電圧の方向に増大するとドレイン電
流は減少する。
従ってＦ Ｅ Ｔ （１）のドレイン電流ＩＤが減少す
るとトランジスタ（４）のエミッタ電流が増加し、これ
に比例してコレクタ電流１ｃが増加し、この結果ＦＥＴ
（Ｉ）のゲート電圧ＶＧは減少し、ドレイン電流ＩＤを
増加させる。逆にドレイン電流ＩＤが増加した場合はゲ
ート電圧ｖＧが増大し、ドレイン電流ＩＤを減少させる
。 このようにトランジスタ（４）及び第１〜第５の抵
抗（７）〜（１１）は、トランジスタ（４）を介してＦ
Ｅ Ｔ （１）に負帰還をかけることにより、ＦＥＴ
（１）のドレイン電流！Ｄを一定値に保つ定電流バイ
アス回路を構成する。
るとトランジスタ（４）のエミッタ電流が増加し、これ
に比例してコレクタ電流１ｃが増加し、この結果ＦＥＴ
（Ｉ）のゲート電圧ＶＧは減少し、ドレイン電流ＩＤを
増加させる。逆にドレイン電流ＩＤが増加した場合はゲ
ート電圧ｖＧが増大し、ドレイン電流ＩＤを減少させる
。 このようにトランジスタ（４）及び第１〜第５の抵
抗（７）〜（１１）は、トランジスタ（４）を介してＦ
Ｅ Ｔ （１）に負帰還をかけることにより、ＦＥＴ
（１）のドレイン電流！Ｄを一定値に保つ定電流バイ
アス回路を構成する。
このアクティブバイアス増幅器がＦＥＴ（１）の直流バ
イアス特性の経年変化に対してドレイン電流ＩＤを一定
値に保つように機能することを例を用いて説明する。第
７図はＦ Ｅ Ｔ （Ｊ）のゲート電圧ｖＧとドレイン
電流ＩＤの関連を示す特性図である。
イアス特性の経年変化に対してドレイン電流ＩＤを一定
値に保つように機能することを例を用いて説明する。第
７図はＦ Ｅ Ｔ （Ｊ）のゲート電圧ｖＧとドレイン
電流ＩＤの関連を示す特性図である。
図７で実線Ａが初期バイアス特性を表し、また点Ｐが初
期のバイアス点を表す。 このＦ Ｅ Ｔ （＋）ｉ、
１ｍ経年変化が生じ、バイアス特性が破線Ｂのように変
化した場合、同一のゲート電圧ＶＧＯではバイアス点は
Ｑに移動し、ドレイン電流１００がらＩＤＩのように変
化し、利得も変動する。しがるにアクティブバイアス増
幅器ではドレイン電流を一定値に保つようにゲート電圧
がＶＧＩに変化し、すなわちバイアス点はＰからＲに移
動する。従ってＦＥＴの直流バイアス特性に経年変化が
生じても、アクティブバイアス機能によって利得の劣化
を防止する。
期のバイアス点を表す。 このＦ Ｅ Ｔ （＋）ｉ、
１ｍ経年変化が生じ、バイアス特性が破線Ｂのように変
化した場合、同一のゲート電圧ＶＧＯではバイアス点は
Ｑに移動し、ドレイン電流１００がらＩＤＩのように変
化し、利得も変動する。しがるにアクティブバイアス増
幅器ではドレイン電流を一定値に保つようにゲート電圧
がＶＧＩに変化し、すなわちバイアス点はＰからＲに移
動する。従ってＦＥＴの直流バイアス特性に経年変化が
生じても、アクティブバイアス機能によって利得の劣化
を防止する。
従来のアクティブバイアス増幅器は以−ｈのように構成
されているので、ＦＥＴの経年変化と同様に温度特性の
変化に対しても、ドレイン電流を一定に保つように動作
する。しかるにＦＥＴは同一のドレイン電流でも温度に
よって利得が変化する特性を合しているため、従来のア
クティブバイアス回路では利得温度変化か大きいという
課題かあつた。
されているので、ＦＥＴの経年変化と同様に温度特性の
変化に対しても、ドレイン電流を一定に保つように動作
する。しかるにＦＥＴは同一のドレイン電流でも温度に
よって利得が変化する特性を合しているため、従来のア
クティブバイアス回路では利得温度変化か大きいという
課題かあつた。
この発明は上記のような課題を解決するためになされた
もので 温度補償機能を有するアクティブバイアス増幅
器を得ることを目的とする。
もので 温度補償機能を有するアクティブバイアス増幅
器を得ることを目的とする。
この発明に係る温度補償型アクティブバイアス増幅器は
、演算増幅器をアクティブバイアス用のトランジスタの
ベース端子に接続し、演算増幅器の正相入力端子２つの
サーミスタを並列に接続し１つのサーミスタの他端に負
電源端子を接続するとともに、もう１つのサーミスタの
他端を接地したものである。
、演算増幅器をアクティブバイアス用のトランジスタの
ベース端子に接続し、演算増幅器の正相入力端子２つの
サーミスタを並列に接続し１つのサーミスタの他端に負
電源端子を接続するとともに、もう１つのサーミスタの
他端を接地したものである。
この発明における演算増幅器は、正相入力端子に１１２
列に接続する２つのサーミスタの温度による抵抗値の変
化に伴って、トランジスタのベース電圧を変化させ、Ｆ
ＥＴのドレイン電流を変化させる。この結果、前記演算
増幅器はＦＥＴによって構成される増幅回路の信号利得
を温度の変化によらず一定に保つように作用する。
列に接続する２つのサーミスタの温度による抵抗値の変
化に伴って、トランジスタのベース電圧を変化させ、Ｆ
ＥＴのドレイン電流を変化させる。この結果、前記演算
増幅器はＦＥＴによって構成される増幅回路の信号利得
を温度の変化によらず一定に保つように作用する。
以下、この発明の一実施例を図について説明する。第１
図において、（Ｉ）はＦ Ｅ Ｔ 、 （ｌａ）、 （
Ｉｌｌ）（１ｃ）はそれぞれＦ Ｅ Ｔ （１）のゲー
ト端−ｊζドレイン端子、ソース端子、（２）はゲート
端子（１ａ）に接続する信号入力端子、（３）はドレイ
ン端子（Ｉｂ）に接続する信号出力端子、（４）はトラ
ンジスタ、 （４ａ）、 （イｂ）。
図において、（Ｉ）はＦ Ｅ Ｔ 、 （ｌａ）、 （
Ｉｌｌ）（１ｃ）はそれぞれＦ Ｅ Ｔ （１）のゲー
ト端−ｊζドレイン端子、ソース端子、（２）はゲート
端子（１ａ）に接続する信号入力端子、（３）はドレイ
ン端子（Ｉｂ）に接続する信号出力端子、（４）はトラ
ンジスタ、 （４ａ）、 （イｂ）。
（４ｃ）はそれぞれ］・トランジスタ４）のベース端子
、コレクタ端子、エミッタ端子、（５）は正電源端子、
（６）は負電源端子、（７）はトランジスタ（４）のエ
ミッタ端子（４ｃ）に直流電位を与える第１の抵抗、（
８）はトランジスタ（４）のコレクタ端子（４ｂ）に直
流電位を与える第２の抵抗、（９）は第２の抵抗（８）
とともにＦ Ｅ Ｔ （Ｊ）のゲート端子（１ａ）に直
流電位を与える第３の抵抗、（１０）および（１１）は
トランジスタ（４）のベース端子（４ａ）に直流電位を
与えるための第４および第５の抵抗、（１２）は演算増
幅器、 （１２ａ）〜（＋２ａ）はそれぞれ演算増幅器
の逆相入力端子、正相入力端子、出力端子、正バイアス
端子、負バイアス端子２（」３）はサーミスタ、 （
＋４）および（１５）は前記サーミスタ（１３）ととも
に演算増幅器（１２）の正相入力端子（１２ｂ）に直流
電位を与える第６および第７の抵抗。
、コレクタ端子、エミッタ端子、（５）は正電源端子、
（６）は負電源端子、（７）はトランジスタ（４）のエ
ミッタ端子（４ｃ）に直流電位を与える第１の抵抗、（
８）はトランジスタ（４）のコレクタ端子（４ｂ）に直
流電位を与える第２の抵抗、（９）は第２の抵抗（８）
とともにＦ Ｅ Ｔ （Ｊ）のゲート端子（１ａ）に直
流電位を与える第３の抵抗、（１０）および（１１）は
トランジスタ（４）のベース端子（４ａ）に直流電位を
与えるための第４および第５の抵抗、（１２）は演算増
幅器、 （１２ａ）〜（＋２ａ）はそれぞれ演算増幅器
の逆相入力端子、正相入力端子、出力端子、正バイアス
端子、負バイアス端子２（」３）はサーミスタ、 （
＋４）および（１５）は前記サーミスタ（１３）ととも
に演算増幅器（１２）の正相入力端子（１２ｂ）に直流
電位を与える第６および第７の抵抗。
（１６）および（１７）は負電源端子（６）より与えら
れる電圧を分割するための第８および第９の抵抗、（１
８）は第８の抵抗（１６）および第８の抵抗によって分
割された電圧を演算増幅器（１２）の逆相入力端子（］
２ａ）に与えるための第ＪＯの抵抗、（１９）は演算
増幅器（１２）の出力端子（＋２ｃ）から逆相小入力端
子（＋２ａ）に帰還をかけるための第１１の抵抗、 （
２０）は演算増幅器（１２）を駆動させるだめの正の電
位を与える第１２の抵抗、 （２１，）は演算増幅器（
１２）を駆動させるための負の電位を与えるための第１
３の抵抗、 （２２）はサーミスタ、 （２３）および
（２４）は前記サーミスタ（２２）とともに演算増幅器
（１２）の正相入力端子（１２ｂ）に直流電位を与える
第１４および第１５の抵抗である。
れる電圧を分割するための第８および第９の抵抗、（１
８）は第８の抵抗（１６）および第８の抵抗によって分
割された電圧を演算増幅器（１２）の逆相入力端子（］
２ａ）に与えるための第ＪＯの抵抗、（１９）は演算
増幅器（１２）の出力端子（＋２ｃ）から逆相小入力端
子（＋２ａ）に帰還をかけるための第１１の抵抗、 （
２０）は演算増幅器（１２）を駆動させるだめの正の電
位を与える第１２の抵抗、 （２１，）は演算増幅器（
１２）を駆動させるための負の電位を与えるための第１
３の抵抗、 （２２）はサーミスタ、 （２３）および
（２４）は前記サーミスタ（２２）とともに演算増幅器
（１２）の正相入力端子（１２ｂ）に直流電位を与える
第１４および第１５の抵抗である。
次に実施例について説明する。本実施例において、ＦＥ
Ｔ（＋）のソース端子（１ｃ）が接地され、ゲート端子
（１ａ）が第２および第３の抵抗（８）および（９）を
介して負の電圧を与えられ、ドレイン端子（１ｂ）がト
ランジスタ（４）のエミッタ端子（４ｃ）を介して正の
電圧を供給される点は従来のアクティブバイアス増幅器
と同一である。またＦ Ｅ′Ｉ” （＋）の利得がゲー
ト端子（Ｉａ）とドレイン端子（Ｉｂ）のバイアス電圧
によって決定される点、信号入力端子（２）より入力さ
れた信号がＦ Ｅ Ｔ （１）によって増幅され、信号
出力端子（３）より出力される点も従来のアクティブバ
イアス増幅器と同一である。さらに、］・トランジスタ
４）および第１〜第５の抵抗（７）〜（１１）かトラン
ジスタ（４）を介してＦ Ｅ ′「（１）に負帰還をか
けることにより、ＦＥＴ（＋）のドレイン電流ＩＤを一
定値に保つ定直流バイアス回路を構成する点も従来のア
クティブバイアス増幅器と同一である。しかしながら本
温度補償型アクティブバイアス増幅器では、トランジス
タ（４）のベース端子（４ａ）に出力端子（１２ｃ）が
接続する演算増幅器（＋２）と、前記演算増幅器（１２
）の正逆相入力端子（１２ｂ）に並列に接続するサーミ
スタ（１３）およびサーミスタ（２２）により利得の温
度補償を行うことかできる。演算増幅器（１２）は正電
源端子（５）より第１２の抵抗（２０）を介して正バイ
アス端子（１２ｄ）に正のバイアスを印加され、また負
電源端子（６）より第１３の抵抗（２１）を介して負バ
イアス端子（１２ｅ）に負のバイアスを印加され、適切
な動作状態に設定された場合、一端が逆相入力端子（１
２ａ）に接続する第１０の抵抗（１８）の他端に生ずる
電圧（以下、リファレンズ電圧Ｖ Ｒｅｆという）と、
正相入力端子（１２ｂ）の電圧Ｖ十との電位差に応じた
電圧ｖｏｐが出力端子（１２ｃ）に生ずる。
Ｔ（＋）のソース端子（１ｃ）が接地され、ゲート端子
（１ａ）が第２および第３の抵抗（８）および（９）を
介して負の電圧を与えられ、ドレイン端子（１ｂ）がト
ランジスタ（４）のエミッタ端子（４ｃ）を介して正の
電圧を供給される点は従来のアクティブバイアス増幅器
と同一である。またＦ Ｅ′Ｉ” （＋）の利得がゲー
ト端子（Ｉａ）とドレイン端子（Ｉｂ）のバイアス電圧
によって決定される点、信号入力端子（２）より入力さ
れた信号がＦ Ｅ Ｔ （１）によって増幅され、信号
出力端子（３）より出力される点も従来のアクティブバ
イアス増幅器と同一である。さらに、］・トランジスタ
４）および第１〜第５の抵抗（７）〜（１１）かトラン
ジスタ（４）を介してＦ Ｅ ′「（１）に負帰還をか
けることにより、ＦＥＴ（＋）のドレイン電流ＩＤを一
定値に保つ定直流バイアス回路を構成する点も従来のア
クティブバイアス増幅器と同一である。しかしながら本
温度補償型アクティブバイアス増幅器では、トランジス
タ（４）のベース端子（４ａ）に出力端子（１２ｃ）が
接続する演算増幅器（＋２）と、前記演算増幅器（１２
）の正逆相入力端子（１２ｂ）に並列に接続するサーミ
スタ（１３）およびサーミスタ（２２）により利得の温
度補償を行うことかできる。演算増幅器（１２）は正電
源端子（５）より第１２の抵抗（２０）を介して正バイ
アス端子（１２ｄ）に正のバイアスを印加され、また負
電源端子（６）より第１３の抵抗（２１）を介して負バ
イアス端子（１２ｅ）に負のバイアスを印加され、適切
な動作状態に設定された場合、一端が逆相入力端子（１
２ａ）に接続する第１０の抵抗（１８）の他端に生ずる
電圧（以下、リファレンズ電圧Ｖ Ｒｅｆという）と、
正相入力端子（１２ｂ）の電圧Ｖ十との電位差に応じた
電圧ｖｏｐが出力端子（１２ｃ）に生ずる。
第３図は演算増幅器（１２）の入出力電圧およびリファ
レンス電圧Ｖ Ｒｅｆの温度特性を示した図である。直
線Ｃはリファレンス電圧Ｖ Ｒｅｒを示し、この電圧値
は負電源電圧を第８の抵抗（１６）および第９の抵抗（
１７）で分割することによって与えられるため、温度に
よらず一定値となる。一方、正相入力端子電圧Ｖ＋は負
電源電圧を温度に比例して抵抗値が増大する正特性サー
ミスタ（１３）および第６および第７の抵抗（１４）お
よび（１５）と正特性サーミスタ（２２）および第１４
および第１５の抵抗（２３）および（２４）とで分割す
ることによって与えられるため。
レンス電圧Ｖ Ｒｅｆの温度特性を示した図である。直
線Ｃはリファレンス電圧Ｖ Ｒｅｒを示し、この電圧値
は負電源電圧を第８の抵抗（１６）および第９の抵抗（
１７）で分割することによって与えられるため、温度に
よらず一定値となる。一方、正相入力端子電圧Ｖ＋は負
電源電圧を温度に比例して抵抗値が増大する正特性サー
ミスタ（１３）および第６および第７の抵抗（１４）お
よび（１５）と正特性サーミスタ（２２）および第１４
および第１５の抵抗（２３）および（２４）とで分割す
ることによって与えられるため。
温度によって電圧値が変化するように設定されるこのと
き演算増幅器（１２）は、リファレンス電圧Ｖ Ｒｅｆ
と正相入力端子電圧■→との電位差（Ｖ＋Ｖ Ｒｅｒ）
を第１Ｏの抵抗（１８）と第１１の抵抗（１９）の比で
決まる増幅率で増幅するように動作し、増幅された電圧
ＶＯＰが出力端子（１２ｃ）に生ずる。従ってこの出力
電圧■ＯＰは第３図の直線Δに示すように正相入力端子
電圧■十のわずかな温度変動によって大きく変動するよ
うに設定される。２つのサーミスタ（１３）および（２
２）の抵抗値は温度変動によって同じ方向に変化するた
め、正相入力端子電圧をより１確に設定できる。
き演算増幅器（１２）は、リファレンス電圧Ｖ Ｒｅｆ
と正相入力端子電圧■→との電位差（Ｖ＋Ｖ Ｒｅｒ）
を第１Ｏの抵抗（１８）と第１１の抵抗（１９）の比で
決まる増幅率で増幅するように動作し、増幅された電圧
ＶＯＰが出力端子（１２ｃ）に生ずる。従ってこの出力
電圧■ＯＰは第３図の直線Δに示すように正相入力端子
電圧■十のわずかな温度変動によって大きく変動するよ
うに設定される。２つのサーミスタ（１３）および（２
２）の抵抗値は温度変動によって同じ方向に変化するた
め、正相入力端子電圧をより１確に設定できる。
出力端子電圧ＶＯＰが第３図直線へに示すように低温側
で増大するように設定すると、トランジスタ（４）のベ
ース電圧ＶＢは第４図直線Ａのような温度特性をもつ。
で増大するように設定すると、トランジスタ（４）のベ
ース電圧ＶＢは第４図直線Ａのような温度特性をもつ。
すなわち、温度補償機能を有さない従来のアクティブバ
イアス増幅器では、直線Ｂのように温度によらず一定値
になるのに比べて。
イアス増幅器では、直線Ｂのように温度によらず一定値
になるのに比べて。
本温度補償型アクティブバイアス増幅器では低温（ＩＩ
） 側でベース電圧ＶＢが増大する。ベース電圧ＶＢが増大
すると、エミッタ電圧ＶＥも、 ＶＢ＝ＶＢ十ＶＢＥ
（ＶＢＥは一定）により増大するため、第１の抵抗（７
）の両端の電位差は減少し、第１の抵抗（７）を流れる
電流は減少する。従って、この第１の抵抗（７）を流れ
る電流の分流であるドレイン電流ＩＤも減少する。
） 側でベース電圧ＶＢが増大する。ベース電圧ＶＢが増大
すると、エミッタ電圧ＶＥも、 ＶＢ＝ＶＢ十ＶＢＥ
（ＶＢＥは一定）により増大するため、第１の抵抗（７
）の両端の電位差は減少し、第１の抵抗（７）を流れる
電流は減少する。従って、この第１の抵抗（７）を流れ
る電流の分流であるドレイン電流ＩＤも減少する。
方、逆にベース電圧ＶＢが減少した場合にはドレイン電
流ＩＤは増加する。従って従来のアクティブバイアス増
幅器では第５図直線Ｂのようにドレイン電流ＩＤは温度
によらず一定であったのに対して。
流ＩＤは増加する。従って従来のアクティブバイアス増
幅器では第５図直線Ｂのようにドレイン電流ＩＤは温度
によらず一定であったのに対して。
本温度補償型アクティブバイアス増幅器ではベース電圧
ＶＢの温度による変化に応じて、第５図直線Ａに示すよ
うに、温度が上昇するに従ってドレイン電流ＩＤが増大
するように設定される。一方、ドレイン電流ＩＤと利得
Ｇとの関係に着目すると、従来のアクティブバイアス増
幅器ではドレイン電流一定の状態で、第６図の直線Ｂに
示すように利得Ｇが温度の一ヒ昇に従って減少するよう
な温度特性を有していた。しかるに本温度補償型アクテ
ィブバイアス増幅器では、利得はドレイン電流ＩＤに比
例するという特性を利用し、第５図直線Ａに示すように
、温度の上昇に従ってドレイン電流ＩＤを増加させるよ
うに設定している。すなわち、第６図の直線Ａに示すよ
うに、常温に対して、低温側でドレイン電流を減少させ
ることにより無補償の場合に常温より増大している利得
を減少させ、高温側でドレイン電流を増大させることに
より利得を増大させている。この結果２本発明によれば
、ＦＥＴのＤＣ特性の経時変化に伴う利得の変動をおさ
えるという従来のアクティブバイアス増幅器の機能を保
存し、なおかつ、温度の変動によらず利得を一定値に保
つという機能をもつ安定で信頼性の高い温度補償型アク
ティブバイアス増幅器を得ることができる。
ＶＢの温度による変化に応じて、第５図直線Ａに示すよ
うに、温度が上昇するに従ってドレイン電流ＩＤが増大
するように設定される。一方、ドレイン電流ＩＤと利得
Ｇとの関係に着目すると、従来のアクティブバイアス増
幅器ではドレイン電流一定の状態で、第６図の直線Ｂに
示すように利得Ｇが温度の一ヒ昇に従って減少するよう
な温度特性を有していた。しかるに本温度補償型アクテ
ィブバイアス増幅器では、利得はドレイン電流ＩＤに比
例するという特性を利用し、第５図直線Ａに示すように
、温度の上昇に従ってドレイン電流ＩＤを増加させるよ
うに設定している。すなわち、第６図の直線Ａに示すよ
うに、常温に対して、低温側でドレイン電流を減少させ
ることにより無補償の場合に常温より増大している利得
を減少させ、高温側でドレイン電流を増大させることに
より利得を増大させている。この結果２本発明によれば
、ＦＥＴのＤＣ特性の経時変化に伴う利得の変動をおさ
えるという従来のアクティブバイアス増幅器の機能を保
存し、なおかつ、温度の変動によらず利得を一定値に保
つという機能をもつ安定で信頼性の高い温度補償型アク
ティブバイアス増幅器を得ることができる。
なお、上記実施例では演算増幅器（１２）によって単一
のトランジスタ（４）のベース電圧ＶＢを制御するもの
を示したが、演算増幅器（１２）によってベース電圧Ｖ
Ｂを制御されるトランジスタ（４）は複数であってもよ
い。
のトランジスタ（４）のベース電圧ＶＢを制御するもの
を示したが、演算増幅器（１２）によってベース電圧Ｖ
Ｂを制御されるトランジスタ（４）は複数であってもよ
い。
以Ｉ−のように、この発明によれば、重相入力端子に２
つのサーミスタか並列に接続され、１つのサーミスタの
他端が負電源端子に接続され、もうｊつのサーミスタの
他端が接地された演算増幅器をアクティブバイアス用の
ヘース端子に接続するように構成したので、温度によら
ず利得を一定に保つ温度補償機能を有する安定で信頼性
の高い温度補償型アクティブバイアス増幅器が得られる
効果がある。
つのサーミスタか並列に接続され、１つのサーミスタの
他端が負電源端子に接続され、もうｊつのサーミスタの
他端が接地された演算増幅器をアクティブバイアス用の
ヘース端子に接続するように構成したので、温度によら
ず利得を一定に保つ温度補償機能を有する安定で信頼性
の高い温度補償型アクティブバイアス増幅器が得られる
効果がある。
第１図はこの発明の一実施例による温度補償型アクティ
ブバイアス増幅器の回路図、第２図は従来のアクティブ
バイアス増幅器の回路図、第３図は演算増幅器の入出力
電圧の温度特性図、第４図はヘース電圧の温度特性図、
第５図はドレイン電流の温度特性図、第６図は利得の温
度特性図、第７図はＦＥＴのゲート電圧−ドレイン電流
特性図である。 第１図および第２図において、（１）はＦＥＴ、（２）
は信号入力端子、（３）は信号出力端子、（４）はトラ
ンジスタ、（５）は正電源端子、（６）は負電源ＦＪ：
ｌａ子、（７）〜（１１）は第１〜第５の抵抗、（＋２
）は演算増幅器、 （＋３）は号−ミスタ、 （１４）
〜（２１）は第６〜第１３の抵抗（２２）はサーミスタ
、 （２３）および（２イ）は第１４および第１５の
抵抗である。 なお２図中、同一符号は同一、または相当部分を示す。
ブバイアス増幅器の回路図、第２図は従来のアクティブ
バイアス増幅器の回路図、第３図は演算増幅器の入出力
電圧の温度特性図、第４図はヘース電圧の温度特性図、
第５図はドレイン電流の温度特性図、第６図は利得の温
度特性図、第７図はＦＥＴのゲート電圧−ドレイン電流
特性図である。 第１図および第２図において、（１）はＦＥＴ、（２）
は信号入力端子、（３）は信号出力端子、（４）はトラ
ンジスタ、（５）は正電源端子、（６）は負電源ＦＪ：
ｌａ子、（７）〜（１１）は第１〜第５の抵抗、（＋２
）は演算増幅器、 （＋３）は号−ミスタ、 （１４）
〜（２１）は第６〜第１３の抵抗（２２）はサーミスタ
、 （２３）および（２イ）は第１４および第１５の
抵抗である。 なお２図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 電界効果トランジスタと、前記電界効果トランジスタの
ゲート端子にコレクタ端子が、また前記電界効果トラン
ジスタのドレイン端子にエミッタ端子が接続したトラン
ジスタとを有するアクティブバイアス増幅器において、
前記トランジスタのベース端子に出力端子が接続する演
算増幅器と、前記演算増幅器の正相入力端子と負電源端
子との間に接続するサーミスタと、一端を前記演算増幅
器の正相入力端子に接続しもう一端を接地するもう一つ
のサーミスタとを備えたことを特徴とする温度補償型ア
クティブバイアス増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269812A JPH02116203A (ja) | 1988-10-26 | 1988-10-26 | 温度補償型アクテイブバイアス増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63269812A JPH02116203A (ja) | 1988-10-26 | 1988-10-26 | 温度補償型アクテイブバイアス増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02116203A true JPH02116203A (ja) | 1990-04-27 |
Family
ID=17477515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63269812A Pending JPH02116203A (ja) | 1988-10-26 | 1988-10-26 | 温度補償型アクテイブバイアス増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02116203A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05256661A (ja) * | 1992-02-17 | 1993-10-05 | Nec Corp | 温度補償回路 |
| EP0942524A3 (en) * | 1998-03-13 | 2001-03-21 | Nokia Mobile Phones Ltd. | Radio frequency amplifiers |
| KR100418905B1 (ko) * | 2001-11-05 | 2004-02-14 | 엘지전자 주식회사 | 초고주파 증폭기 바이어스 회로 |
-
1988
- 1988-10-26 JP JP63269812A patent/JPH02116203A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05256661A (ja) * | 1992-02-17 | 1993-10-05 | Nec Corp | 温度補償回路 |
| EP0942524A3 (en) * | 1998-03-13 | 2001-03-21 | Nokia Mobile Phones Ltd. | Radio frequency amplifiers |
| EP1744448A1 (en) * | 1998-03-13 | 2007-01-17 | Nokia Corporation | Radio frequency amplifiers |
| KR100418905B1 (ko) * | 2001-11-05 | 2004-02-14 | 엘지전자 주식회사 | 초고주파 증폭기 바이어스 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612614A (en) | Current mirror and self-starting reference current generator | |
| US4059808A (en) | Differential amplifier | |
| JPH07106875A (ja) | 半導体集積回路 | |
| EP0173370B1 (en) | Amplifier arrangement | |
| US5521552A (en) | Bipolar micro-power rail-to-rail amplifier | |
| US6486724B2 (en) | FET bias circuit | |
| KR940004806A (ko) | 베타 보상을 가지는 온도 보상 전압 조정기 | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| JPH02116203A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| KR0169987B1 (ko) | 증폭기 장치 | |
| US5519357A (en) | Biasing arrangement for a quasi-complementary output stage | |
| US6175265B1 (en) | Current supply circuit and bias voltage circuit | |
| JPS61157106A (ja) | 演算増幅器 | |
| US5012134A (en) | DC bootstrapped unity gain buffer | |
| US4112387A (en) | Bias circuit | |
| JPH07249946A (ja) | Ａｂ級プッシュプル駆動回路、その駆動方法及びこれを用いたａｂ級電子回路 | |
| JP3091801B2 (ja) | 電流発生装置 | |
| US6043711A (en) | Gate bias circuit of a power amplifier FET | |
| JPH0191505A (ja) | 温度補償型アクテイブバイアス増幅器 | |
| US5321371A (en) | Current mirror with error correction | |
| JPS6133707Y2 (ja) | ||
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPS6297411A (ja) | Ｆｅｔ増幅器の温度補償回路 | |
| JPH11145741A (ja) | 集積化バイアス回路 | |
| JPH01180106A (ja) | 温度補償型アクティブバイアス増幅器 |