JPH02117285A - 映像安定化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概及〕 ビデオディスクプレーヤから再生された映像信号を処理
する回路に関し、 スチル再生モードにした場合、応答性が遅いＶＣＯを使
用して外乱に強いＰＬＬ回路を用い乍ら入力水平同期信
号とＰＬＬ回路のシステムクロックからの水平同期信号
とのずれを吸収して安定した映像を得ることを目的とし
、 再生同期信号から奇数及び偶数フィールドの組み合わせ
になるフレーム毎に制御信号を得る回路と、あるフレー
ムの再生同期信号の同期引ぎ込みを行ない、これに続く
フレームの再生同期信号の同期引き込みを行なわないＰ
ＬＬ回路と、ＰＬＬ動作を行なっているフレーム期間中
ＰＬＬ回路からの出力クロックによって映像信号を出き
込み、該古き込み終了後のフレームからはここから連続
して映像信号を読み出すメモリ店き込み、読み出し手段
とにて構成する。

〔産業上の利用分野〕

本発明は、ビデオディスクプレーヤから再生された映像
信号を処理する回路に関する。

レーザビデオディスクプレーヤにパーソナルコンピュー
タを接続してディスク再生出力を公衆回線網から送られ
てくる情報と共にパーソナルコンピュータのＣＲＴに画
面表示するシステムが、例えばビデオテックス等で用い
られることがある。

ここで、テレビジョン受像機等で使用されている映像信
号はＥＩＡ　　Ｒ８−１７０Ａ規格で規定されているよ
うに、４フイールドを１周＋１１１　（後述の如く、カ
ラーフレームという）としているが、レーザビデオディ
スクプレーヤ等でスチル（静止画）モードにすると２フ
イ一ルド分の映像信号しか再生されないため、後述のよ
うに２フイールド毎に入力水平同期信号とＰＬＬ回路の
システムクロックからの水平同期信号とが大きくずれを
生じ、ＰＬＬ回路が入力水平同期信号を引き込むまでに
時間を要する。このずれは両面水平方向に歪みを生じる
ので、このずれを素早く吸収して映像を安定させること
が必要である。

〔従来の技術〕

第４図は従来の一例のブロック図を示す。同図において
、レーザビデオディスクプレーヤ１にてレー沓アビデオ
ディスクから再生された映像信号ｔよ同期分離回路２で
水平同期信号（１５，７５Ｋ　Ｈｚ　）（Ｈ−５ＶｎＣ
）を分離され、ＰＬＬ回路３の位相比較器４に供給され
る。一方、ＰＬＬ回路３のＣＯ（電圧制御発掘器）５か
ら出力されたシステムクロックは分周回路６にて分周さ
れて入力Ｈ−ｓｙｎｃと同じ１５．７５　Ｋｔ−１ｚの
ト１−５ｙｎＣとされ、位相比較器４にて入ノットＪ−
ｓｙｎｃと位相比較される。位相比較器４において、入
力Ｈ−ｓｙｎｃとシステムクロックからのＨ−５ｙｎｃ
との位相比較誤差信号が出力され、位相比較誤差信号が
零になるようにＶＣＯ５の出力発掘周波数を制御する。

これにより、システムクロックからのＨ−５ｙｎｃは入
力１−１−５ＶｎＣに同期した位相で出力され、例えば
ビデオテックスの場合、公衆回線網から送られてくる情
報信号のデータ処理に用いられると共に、ＣＲＴｌ、：
供給されてレーザビデオディスクプレーヤ１からの再生
信号と公衆回線網からの情報信号との合成表示に用いら
れる。

ところで、前記Ｅ　ＩＡ　　Ｒ３−’１７０Ａ規格で規
定されている映像信号は第５図に示ずようなタイミング
をもつ。即ちｌ−１−５ｙｎｃは奇数フィールドと偶数
フィールドとで１ｚ２周期のずれをもち、かつ、奇数フ
ィールドどうし、偶数フィールドどうしは共に同じ位相
を有し、又、色副搬送波（り［コマ・サブキャリア）は
各フィールドともＨ−５ｙｎｃに対して所定の位相差を
有し、しかも４フイ一ルド共位相を異にする。Ｈ−５ｙ
ｎｃ及び畳ナブキャリアは第５図に示づようなタイミ゛
ング関係で出力されるように定められており、特にり［
１７・サブキャリアは色信舅を再生するための同期検波
に用いられる基準１．：号として用いられる。このよう
に、リブキャリアは４フイールドを１１ｆｆｉ　１１１
１とした位相をもち、これをカラーフレームという。

レーク“ビデオディスクプレーヤ１において、通常の再
生モードの場合には第５図に示す４フイールドを１周期
とした映像信号が再生され、特に、Ｈ−５ｙｎｃは前述
のように第４図にポリＰ　Ｌ−Ｌ−回路３で位相を引き
込まれ、Ｐ　Ｌ　Ｌ回路３からは入力Ｈ−５ｙｎｃに同
期したシステムクロック（水平周！ν１信号）が出力さ
れる。

一方、レーザビデオディスクプレーヤ１には特殊再生ｔ
−ドとしてスチルモードという静止画モードがある。こ
の場合、一般に、レーザビデオディスクプレーヤ７１で
スチルモードにすると第１及び第２フイールドのみ、或
いは、第３及び第４フイールドのみというように常に２
つのフィールドが繰り返し出力される。即ち、第６図に
示す如く、第１フイールド（第６図（Δ））、第２フイ
ールド（第６図（Ｂ））を再生し終わると、通常再生モ
ードでは第３フイールド〈第６図（Ｃ）の破線）を再生
するところを第１フイールド（第６図（Ｃ）の実線）を
再生し、同様に通常再生モードでは第４フイールド（第
６図（Ｄ）の破線）を再生するところを第２フイールド
（第６図（Ｄ）の実線）を再生する。このとき、サブキ
ャリアの方は前述のカラーフレームの位相関係を保持し
ていないと色ずれを生じるためにスチルモードの場合で
も通常再生モード（第５図）と同様の位相を以て出力さ
れ、このようにするためにはレーナビデオディスクプレ
ー１７１において、Ｈ−５ｙｎｃの方を２フイールド毎
にサブキャリアの１／２波長分ずれて〈期間Ｐ〉出力す
るように回路が構成されでいる（即ち、サブキャリアは
各フィールドで連続していないと色ずれを生じるため、
このようにしないために１ｌ−ｓｙ口Ｃの位相を２フイ
ールド毎に期間Ｐずらして辻凄合わせを行なっている）
。

このようにスチルモードではＨ−５ｙｎｃの位相が２フ
イールド毎に本来のタイミングからずれ、即ち、第４図
におけるＰＬＬ回路３では第６図（Ｃ）、（Ｄ＞の破線
のタイミングにくると思っていた＠　−５ｙｎｃが同図
（Ｃ）、（Ｄ）の実線のタイミングに現われるため、位
相比較器４の出力が大ぎく変化し、この結果、ＰＬＬ回
路３によって入力＠　−５ｙｎｃを引き込むまでに時間
がかかり、この間、ＰＬＬ回路３が発生するシステムク
ロックからのＨ−５ｙｎｃとレーザビデオディスクプレ
ーヤ１からの入力Ｈ−５ｙｎｃとがずれていることにな
る。

このずれを生じている間、ＣＲＴの画面では水平方向に
歪みを生じることになる。

そこで、従来のＰＬＬ回路３では、ＶＣＯ５を応答性の
速いものに選定し、上記ずれを素早く補正してＣＲＴの
表示画面上目立たないようにしている。つまり、第６図
（Ｃ）、（Ｄ）にポリ期間Ｐのずれは垂直同期信号の直
後に現われるので、上記補正を垂直ブランキング期間内
に行なうようにしている。

〔発明が解決しようとする課題〕

一般に、応答性の速いＶＣＯは電圧変化に対して敏感で
あることから、上記従来例のものは、応答性が速くてず
れを素早く補正できる反面、ノイズ等の外乱に対して弱
く、誤動作する虞れがある等の問題点があった。

本発明は、Ｈ−５ｙｎｃのずれを吸収するメモリを設け
ることにより、スチル再生［−ドにした場合、応答性が
遅いｖＣＯを使用して外乱に強いＰＬＬ回路を用い乍ら
入カドｌ　−５ｙｎｃとＰＬＬ回路のシステムク［ｌツ
クからのト１−ｓｙｎｃとのずれを吸収して安定した映
像を得ることができる映像安定化回路を提供することを
目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理ブロック図を示す。同図中、３０
はビデオディスクプレーヤで、通常再生モードでは前述
の４フイールドを１周期とした映像信号（第５図）を出
力し、一方、スチル再生モードでは２フイ一ルド単位の
映像信号（第６図）を出力する。３１は制御信号発生回
路で、再生同期信号から奇数及び偶数フィールドの組み
合わせになるフレーム毎に制御Ｉ倍信号得る。３２はＰ
Ｌし回路で、制御信号により、あるフレームの再生同期
信号の同期引き込みを行ない、これに続くフレームの再
生同期信号の同期引き込みを行なわない動作をフレーム
毎に繰り返す。３３はメモリ書き込み、読み出し手段で
、制御信号により、ＰＬＬ回路３２でＰＬＬ動作を行な
っているフレーム期間中ＰＬＬ回路３２からの出力クロ
ックによって映像信号を占き込み、該書き込み終了侵の
フレームからはここから連続して映像信号を読み出す。

〔作用〕

スチルモードにした場合、あるフレーム（Ｈｓｙｎｃは
通常再生モードのＨ−５ｙｎｃと同じタイミング）では
ＰＬＬ回路３２で同期引き込みを行ない、これに続くフ
レーム（Ｈ−３１／ｎＣは通常再生モード（７）　Ｈ−
５ｙｎｃから所定期間ずれる）ではＰＬＬ回路３２で同
期引き込みを行なわない動作をフレーム毎に繰返す。こ
こで、ＰＬＬ回路３２でＰ　Ｌ　Ｌ　＊）ｉ作を行なっ
ているフレーム期間ではＰＬＬ回路３２からのクロック
によって映像信号を書込み、書込み終了侵のフレームか
らはここから連続して映像信号を読出す。スチル再生で
あるので書込みはＰＬＬを行なっているフレーム１回の
みでよく、書込んだ後は内容を読出しでＣＲＴに送り続
ける。

これにより、スチル再生モード特有の２フイールド毎の
Ｈ−５ｙｎｃのずれがあってもこれを吸収でき、安定し
た映像信号を得ることができる。従って、ＰＬＬ回路の
ｖＣｏは応答性の遅いものでよい。

〔実施例〕

第２図は本発明の一実施例のブロック図を示し、同図中
、第４図と同一構成部分には同−Ｍ　ｆ−ｑを付す。第
２図中、１０はＰＬＬ回路で、第４図に示す従来例のＰ
ＬＩ−回路と同様に、ＶＣＯ，分周回路、位相比較器に
て構成されており、この位相比較器は後述のイネーブル
制御によって位相比較動作を行なったり、行なわなかっ
たりする。１１は奇数フィールド／偶数フィールド判別
回路（Ｅ１０判別回路）で、例えば奇数フィールドにし
レベル、偶数フィールドにトルベルを出力する。１２は
１／２分周回路で、Ｅ１０判別回路１１の出力周波数を
１／２に分周してイネーブル制御信号としてＰＬＬ回路
１０の位相比較器のイネーブルを制御する。

１３はライト制御回路で、例えば手動によるライトスタ
ートによってＰＬＬ回路１０がＰＬＬ動作を行なってい
るモード時のみライト信号を出力する。１４はリード制
御回路で、ライト制御回路１３からの信号が終了した時
点からリード信号を出力する。１５はＡＤ変換器で、レ
ーザビデオディスクプレーヤ１からの映像信号をＡＤ変
換する、。

１Ｇはフレームメモリで、△Ｄ変換器１５からの映像信
号をライト信号によって占き込み、一方、リード信号に
よって読み出す。１７はＤＡ変換器で、フレームメモリ
１６から読み出された映像信号をＯＡ変換してＣＲＴデ
イスプレィに供給する。

次に、本発明の動作について第３図に示すタイミングチ
ャートと共に説明する。

第２図において、同期分離回路２から分離されて取り出
された垂直同ｍ信号（Ｖ　−５ｙｎｃ）及びＨ−５ｙｎ
ｃはＥ１０判別回路１１に供給され、ここで奇数フィー
ルドにトルベル、偶数フィールドにトルベルとなる判別
信号ａ（第３図〈Ａ））とされる。判別信号ａは１／２
分周回路１２にて周波数を１／２にされ、例えば、第１
及び第２フイールドにしレベル、次の第１及び第２フイ
ールドにトルベルとなるイネーブル制御信号ｂ（第３図
（Ｂ））とされる。

いま、スチルモードの場合、第６図（Ａ）。

（Ｂ）に示す第１及び第２フイールド（ト１−ｓｙｎｃ
は通常再生モードの時と同じタイミング）では１／２分
周回路１２の出力制御信号すはトルベルとなり、これに
より、ＰＬＬ回路１０の位相比較器は位相比較動作を行
なう（つまり、ＰＬＬ回路１０はＰＬＬ動作を行なう）
。ここで、同期分離回路２からのＨ−５ｙｎｃ　（第６
図（Ａ）、（Ｂ））及びＰＬＬ回路１０の分周回路の出
力Ｈ−５ｙｎｃは位相比較器にて位相比較され、位相比
較誤差信号がｖＣｏにフィードバックされ、周知のＰＬ
Ｌ動作によって位相合わＵ込みが行なわれる。これによ
り、Ｐ　ｔ−１−回路１０からのシステムクロック（例
えば２３Ｍｔｌｚ）は入力１−１−５ｙｎｃ　（第６図
（Ａ）　、　　（Ｂ）　）　ニｌ１ｉ１期ヲトラレ、７
　イｔ”　ｖＪｔｌｌｌＦｉｌ路１３．フレーム路上３
１Ｇ、リード制御回路１４に供給される。

ここで、例えば手動にて適当なタイミングでライトスタ
ートを指示するとライ１へスタート信号Ｃ（第３図（Ｃ
））はライト制御回路１３に供給され、ライト制御回路
１３からは１／２分周回路１２からのイネーブル制御信
号すに同期したライ１ル信号ｄ（第３図（Ｄ））が出力
される。フレームメモリ１６において、ライ］・信号ｄ
のＬレベル期間、ＡＤ変換器１５からの第１及び第２フ
イールド（第６図＜Ａ）、（Ｂ））の映像信号はＰＬＬ
回路１０からの位相ロックされたシステムクロックによ
って書き込Ｊ、れる。

次に、第６図（Ｃ）、（Ｄ）の実線に示ず第１及び第２
フイールド（トＩ　−５ＶｎＣは通常再生モードの１１
，１と期間Ｐずれている）では１／２分周回路１２の出
力制りυ信号すは１−ルベルとなり、これにより、ＰＬ
Ｌ回路１０の位相比較器は位相比較動作を行なわない（
つまり、ＰＬＬ回路１０の位相比較器は同期分離回路２
からＨ−５ＶｎＣ（第６図（Ｃ）、（Ｄ）の実線が供給
されるｂこれに同期をとられることはなく、即ち、Ｐ　
Ｌ　Ｌ動作を行７７わザ、（）′ｌ相比較器からの零出
力によってｖＣＯはフリーラン状態となる）。ここで、
前述のライト（２号ｄ　Ｏ）　ＬレベルがＨレベルに切
り換わってライ１−モードが終了するとリードモードに
移行し、リード制川１回路１４からのリード信号がフレ
ームスｔす１（５に供給され、フレームメモリ１６に書
き込まれていた先の第１及び第２フイールド（第６図（
△）、（［３））の映像信号はＰＬＬ回路１０からのフ
リルランのシステムクロックによって読み出される。

この場合、スチル再生であるのでフレームス１．モリ１
６への映像信号の書き込°みは１回のみ（ＰＬＬを行な
っている第６図（Ａ）、（Ｂ）に示す第１及び第２フイ
ールド）でよく、出き込んだ後はフレームメモリ１６の
内容を連続して読み出し、ＣＲ王に送り続ける。このよ
うにすることにより、スチル再生モード特有の２フイー
ルド毎のＨ−ｓｙｎｃのずれがあってもこれを吸収でき
、安定した映像信号を得ることができる。従つで、Ｐ　
Ｌ　Ｌ回路１０のｖＣＯは応答性の遅いものでよく、こ
れにより、ノイズ等の外乱に対して強く、誤動作の虞れ
が少なくなる。

なお、上記実施例ではＨ−５ｙｎｃにずれのないフレー
ムに対してＰＬＬを行なっているが、これに限定される
ものではなく、Ｈ−５ｙｎｃにずれを生じているフレー
ムに対してＰＬＬを行なうようにしてもよい。即ら、２
フイールドおきにＰ　Ｌ　Ｌを行ない、ＰＬＬを行なっ
ているフレーム期間に映像信号を書き込み、その後連続
して読み出す構成であればよい。

〔発明の効果〕

以上説明した如く、本発明によれば、ＰＬＬを行なって
いる２フイールドだけ映像信号を書き込み、その後連続
して読み出すようにしているため、Ｐ　Ｌ　１回路のｖ
ＣＯに応答性の遅いものを用いても、スチル再生モード
特有のフレーム毎のＨ３ＶＩＩＣのずれを吸収して安定
した映像を得ることができ、ｖＣＯは応答性の遅いもの
でよいのでノイズ笠の外乱に対して強く、誤動作の虞れ
が少なくなる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の−・実施例のブロック図、第３図は本
発明の動作タイミングチｔｚ　−ｈ、第４図（よ従来の
ブロック図、 第５図は通常再生モードの信号タイミング図、第６図は
スチル再生モードの信号タイミング図である。 １０．３２はＰＬＬ回路、 １１は奇数フィールド／偶数フィールド判別回路、１２
は１／２分周回路、 １３はライト制御回路、 １４はリード制御回路、 １６はフレームメモリ、 ３０はビデオディスクブレー１７． ３１は制御信号発生回路、 ３３はメモリ書き込み、読み出し手段 を示す。 特許出願人　富　士　通　株式会社 図において、 １はレーザビデオディスクプレーヤ、 ２は同期分離回路、 本発明の原理ブロック図 第 図 通常再生モ トの信号タイ ミング図

Claims (1)

1. 【特許請求の範囲】 ビデオディスクプレーヤ（３０）から再生された映像信
   号を処理する回路において、 上記映像信号から分離された同期信号から奇数フィール
   ド及び偶数フィールドの組み合わせになるフレーム毎に
   制御信号を得る制御信号発生回路（３１）と、 該制御信号により、あるフレームの再生同期信号の同期
   引き込みを行ない、これに続くフレームの再生同期信号
   の同期引き込みを行なわない動作をフレーム毎に繰り返
   すＰＬＬ回路（３２）と、上記制御信号により、該ＰＬ
   Ｌ回路（３２）でＰＬＬ動作を行なつているフレーム期
   間中該ＰＬＬ回路（３２）からの出力クロックによつて
   上記映像信号を書き込み、該書き込み終了後のフレーム
   からはここから連続して映像信号を読み出すメモリ書き
   込み、読み出し手段（３３）とよりなることを特徴とす
   る映像安定化回路。