JPH02119184A - 絶縁ゲート半導体装置およびその製造方法 - Google Patents

絶縁ゲート半導体装置およびその製造方法

Info

Publication number
JPH02119184A
JPH02119184A JP63270661A JP27066188A JPH02119184A JP H02119184 A JPH02119184 A JP H02119184A JP 63270661 A JP63270661 A JP 63270661A JP 27066188 A JP27066188 A JP 27066188A JP H02119184 A JPH02119184 A JP H02119184A
Authority
JP
Japan
Prior art keywords
insulated gate
semiconductor device
gate semiconductor
region
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63270661A
Other languages
English (en)
Inventor
Isao Yoshida
功 吉田
Masatoshi Morikawa
正敏 森川
Yuzuru Fujita
譲 藤田
Shigeo Otaka
成雄 大高
Tokuo Kure
久礼　得男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63270661A priority Critical patent/JPH02119184A/ja
Publication of JPH02119184A publication Critical patent/JPH02119184A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0293—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/663—Vertical DMOS [VDMOS] FETs having both source contacts and drain contacts on the same surface, i.e. up-drain VDMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/647—Schottky drain or source electrodes for IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は電力用半導体装置に係り、特に低損失でかつ高
信頼性を得るのに好適な縦型！！！縁ゲート半導体装置
に関する。
【従来の技術】
従来、低損失でかつ高信頼性を得るのに好適な縦型ＭＯ
３ＦＥＴの構造については、特公開昭５８−２１０６７
８において論じらている。
【発明が解決しようとする課題】
上記従来技術は、Ｕ溝コンタクトとゲート電極との位置
合わせ、つまりソース領域の大きさについて配慮されて
おらず、そのＭＯＳＦＥＴセルを微細化し実装密度を上
げる上で問題があった。 本発明の目的はＭＯＳＦＥＴセルを微細化し実装密度を
上げ、かつ破壊耐量の大きな低オン抵抗ＭＯ８ＦＥＴｔ
ｔ４％供することにある。
【課題を解決するための手段】
上記目的は、ソース領域の大きさが、ゲート電極のサイ
ドウオール部絶縁膜によって自己整合的に規定されるＵ
溝コンタクトを形成することにより、達成される。
【作用】
ＭＯＳＦＥＴのソース領域が、Ｕ溝形成によって自己整
合的に小さく形成されることにより、実装密度が向上し
、また、ソース、ベース、ドレインからなる寄生バイポ
ーラ動作が防止できる。それによって、ＭＯＳＦＥＴは
、オン抵抗が低減でき、かつ破壊耐量が格段に向上でき
る。
【実施例】
以下、本発明の一実施例を第１図により説明する。 第１図（ａ）は縦型パワーＭＯ８ＦＥＴの主要セル部の
平面図、（ｂ）はそのＡ−Ａ　’断面構造図である。１
は抵抗率が０，０１Ω・ｃｍのｎ形高濃度半導体基板、
２は抵抗率が０．８Ω・ｃｍ、厚さが１０μｍのｎ形エ
ピタキシャル暦からなるドレイン領域、３はシート抵抗
が５００Ω／口、深さが１．５μｍのｐ形ベース領域、
４はシート抵抗が５００Ω／口、深さが０．５μｍのｎ
形高濃度ソース領域、５は厚さが３５ｎｍのゲート酸化
膜、６は多結晶シリコンのゲートｉｌ［，７はスペーサ
用絶縁膜、８は絶縁膜、９はＡＩのソース電極、１０は
Ｔｉ−Ｎｉ−Ａｇのドレイン電極である。 第２図は縦型パワーＭＯ８ＦＥＴの製造プロセスの一部
を示す主要部の断面構造図である。 同図（ａ）の如く、ｎ　／　ｎ十エピタキシャル基Ｆｉ
２上に、厚さ３５ｎｍのシリコン酸化膜５．多結晶シリ
コンのゲート？ｌ！ＩｆＩｉ４６、そしてシリコン窒化
膜を形成後、選択的にエツチングして、ベース及びソー
スの拡散窓とした後、ｐ形ベース領域３を１．５μｍの
深さに形成する。ソース領域４はＩ　Ｘ　１０”！／ｃ
ｍ’の砒素をイオン打ち込みし、熱処理により、０．５
μｍの深さとする。なお多結晶シリコン６には燐を５　
Ｘ　１０”／　ｃ　ｍ３の濃度にドープし低抵抗にして
おく。この低抵抗化は、燐や砒素を多結晶シリコン被着
時に添加しておくことによって行ってもよい。 しかる後、同図（ｂ）の如く、ＣＶＤ法により、シリコ
ン酸化膜を０．５μｍの厚さ被着後、ＣＨＦ、ガスのド
ライエツチングを行い、スペーサ絶縁膜７を図の如く形
成する。 次に、同図（ｃ）の如く、−１３０℃の低温中のＳＦｓ
ガスのドライエツチングにより、深さ１゜２μｍのＵ溝
１００を形成する。このときスペーサとなるシリコン酸
化膜７の削れ量は約０．０１μｍである。その後、取り
出し電極として、第１図（ｂ）の如く、ソース電極およ
びドレイン電極１０を形成する。 本構造の特徴はソース領域がコンタクト部となるＵ溝形
成によって自己整合的に小さく形成されていることであ
る。これにより、ソース領域及びコンタクト領域が小さ
く形成できるので、ＭＯ３ＦＥＴセル部の実装密度が向
上するだけでなく、ソースをエミッタとし、ベース領域
３とドレイン領域２とで構成される寄生バイポーラトラ
ンジスタ動作が低く抑えられる。その結果、低オン抵抗
を維持しつつ、Ｌ負荷ラッチング耐量や熱的破壊強度が
、従来例に比べて格段に向上した。 本実施例によれば、３．５ｍｍロチツブのパワーＭＯ５
ＦＥＴにおイテ、ドレイン耐圧が８０ｖ。 オン抵抗が１０ｍΩ、Ｌ負荷ラッチング１ｓｔｉが１０
０μＨ，６０Ｖに対して３５Ａでも破壊しなかった。こ
のように、低オン抵抗化と破壊強度の向上を両立させる
ことができた。 次に本発明の他の実施例を第３図を用いて説明する。 本図はパワーＭＯ８ＦＥＴの主要部の断面図である。こ
こではソース領域が浅い低濃度領域１１と深い高濃度領
域１２とから成っている。低濃度領域１１は深さ０．３
μｍ、表面濃度ｌＸｌ０”／ｃｍ３、深い高濃度領域１
２は０．６μｍ、表面濃度Ｉ　Ｘ　１０２０／　ｃ　ｍ
３である。チャネル長は約１μｍである。またソース領
域の横方向の長さはソース電極となるＵ溝部分によって
自己整合されて一様の大きさとなっているので、ソース
電極９に接続されたベース領域の大きさも一定に確保さ
れる。この結果ベース抵抗は小さく抑えられ、寄生バイ
ポーラトランジスタ動作も発生しにくい。 次に本発明の他の実施例を第４図を用いて説明する。 本図はパワーＭＯ８ＦＥＴの主要部の断面図である。こ
こでは、Ｕ溝部分形成後、Ｉ　Ｘ　１０”／Ｃｍ２のプ
ロトンのイオン打ち込みのダメージによってライフタイ
ムキラー１３が導入されている。 この結果、ソース・ドレイン間のダイオードの逆回復時
間が約−桁低減でき、ダイオードの破壊耐量も格段に向
上した。 次に本発明の他の実施例を第５図を用いて説明する。 本図はパワーＭ　ＯＳ　Ｆ　Ｅ　Ｔの主要部の断面図で
ある。ここでは、Ｕ溝部分形成後、硼素のイオン打ち込
みによって高濃度ベース領域１４が導入されている。そ
の結果、ソース・ドレイン間のブレイクダウンがこの近
傍で生じ、ソース領域から確実に離すことができるので
、寄生バイポーラトランジスタ動作も発生しにくい。 次に本発明の他の実施例を第６図を用いて説明する。 本図はパワーＭＯ３ＦＥＴの主要部の断面図である。こ
こでは、Ｕ溝底部が低濃度ドレイン領域３に達するよう
に形成され、ショットキー接合１５が形成されている。 この結果、ソース・ドレイン間に並列にショットキー接
合ダイオードが接続されたことになり、その逆回復時間
が約−桁低減できた。 次に本発明の他の実施例を説明する。本実施例では、ゲ
ート絶縁膜として厚さ６０ｎｍの酸化タンタル膜と厚さ
２０ｎｍのシリコン酸化膜の複合膜を用いた。その結果
ゲート耐圧不良率が大幅に向上した。また静電気に対す
るゲート破壊強度も向上し、高信頼パワーＭＯ３ＦＥＴ
に適用できた。 次に本発明の他の実施例を第７図を用いて説明する。 本図はＭＯＳＦＥＴの主要部の平面図であり、１６はｐ
形半導体基板、１７はｎ形ソース領域。 またドレイン領域が深い低濃度領域１８と浅い高濃度領
域１９とから成っている。深い低濃度領域１８は深さ１
．３μｍ、表面濃度１×１０°／Ｃｍ３、ｎ形ソース領
域１７と浅い高濃度領域１９は０．３μｍ、表面濃度Ｉ
　Ｘ　１０”／　ｃ　ｍ３である。２０は厚さ２０ｎｍ
のゲート酸化膜、２１はゲート電極、２２は厚さ５００
ｎｍの絶縁膜、２３はスペーサ絶縁膜、２４及び２５は
Ｕ溝内に設けられたドレイン及びソース電極である。 ここでは、ソース領域の横方向の長さはソース電極とな
るＵ溝部分によって自己整合されて一様の大きさとなり
、同時に基板領域はソース電極２５に接続される。この
結果基板のいわゆるベース抵抗は小さく抑えられ、寄生
バイポーラトランジスタ動作も発生しにくい。 欣に本発明の他の実施例を第８図を用いて説明する。同
図（ａ）はパワーＭＯ８ＦＥＴ、ドライバＭＯ８ＦＥＴ
からなる回路図、（ｂ）はその集積回路の断面図である
。ｐ形半導体基板２６の上にｎ層高濃度領域２７をドレ
インとするパワーＭＯ５ＦＥＴ３０およびドライバＭＯ
８ＦＥＴ３１が形成され、アイソレーション２９もＵ溝
構造を利用して形成されている。この結果、パワーＭＯ
８ＦＥＴのドライブが容易になると共に、実装密度は従
来の構造の約２倍向上し、かつ破壊耐量も低下すること
はなかった。 次に本発明による応用について説明する。第一の実施例
で述べたパワーＭＯ８ＦＥＴを、モータ制御装置のＨブ
リッジ出力回路に用いたところ。 動作周波数２０ＫＨｚ出力５０Ｗ、効率９５％が得られ
、定格の２倍の負荷試験に耐えることが出来た。これら
の性能は従来のパワーＭＯ８ＦＥＴを用いた場合に比べ
て、効率で５％、過負荷試験で約２０％の向上が図れた
。 また、第一の実施例で述べたパワーＭＯ５ＦＥＴを、出
力５００Ｗの低電圧電源装置の出力側同期整流回路に用
いたところ、効率９０％が得られた。この効率は、従来
のショトキ接合ダイオードを整流回路に用いた場合に比
較して、約１０％の改善である。この結果、放熱系が小
型化出来、電源装置の約２０％の小型化が図れた。 以上の実施例ではｎチャネルパワーＭＯ８ＦＥＴを例に
とって説明したが、ｐチャネル形でも同様な効果がある
。またゲート酸化膜としてシリコン酸化膜および酸化タ
ンタル膜を含む高誘電率複合膜を用いたが他の高誘電率
複合膜、例えはや酸化チタン膜やオキシナイトライド膜
を含む腹などでもよい。ゲート電極としては、多結晶シ
リコンを用いたが、他の材料、例えば、アルミニウム、
タングステン、モリブデン、タングステンシリサイド、
モリブデンシリサイド、あるいはチタンシリサイド等で
も本発明の思想を逸脱しない限りにおいて変更可能であ
る。
【発明の効果】
本発明によれば、ソース領域がサイドウオール絶縁物に
よる自己整合Ｕ溝コンタクトにより、小さく形成できる
ので、実装密度が向上し、低オン抵抗でかつ従来に比べ
約−桁破壊耐量が大きくなるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の縦型パワーＭＯ８ＦＥＴで
、同図（ａ）は主要部の平面図、同図（ｂ）はＡ−Ａ’
縦断面図、第２図は上記縦型パワーＭＯ８ＦＥＴの製造
プロセスを示す主要部の縦断面図、第３図ないし第７図
は本発明の他の実施例の縦型パワーＭＯ８ＦＥＴの主要
部の縦断面図、第８図は本発明の他の実施例で同図（ａ
）は回路図、同図（ｂ）はその主要部の縦断面図である
。 符号の説明 １・・・高濃度半導体・基板、２・・・ｎ形ドレイン領
域、３・・・ｐ形ベース領域、４・・・ｎ形ソース領域
、５・・・ゲート絶縁膜、６・・・ゲート電極、７・・
・スペーサ絶縁膜、８・・・絶縁膜、９・・・ソース電
極、１０・・・ドレイン電極、１１・・・低濃度ソース
領域、１２・・・高濃度ソース領域、１３・・・ライフ
タイムキラ−１４・・・ｐ層高濃度ベース領域、１５・
・・ショトキ接合、１６・・・ｐ形半導体基板、１７・
・・ｎ形ソース領域、１８・・・低濃度ドレイン領域、
１９・・・高濃度ドレイン領域、２０・・・ゲート絶縁
膜、２１・・・ゲート電極、２３・・・スペーサ絶縁膜
、２４・・・ドレイン電極、２５・・・ソース電極、２
６・・・ｐ形半導体基板、２７・・・ｎ層高濃度領域、
２８・・・ドレイン取り出し領域、２９・・・アイソレ
ーション、１００・・・Ｕ溝部分 早 図 第３ＵｇＪ 第４図 第 Ｓ 図 第 図 第７図

Claims (1)

  1. 【特許請求の範囲】 １、高濃度ドレイン領域が基板部に位置する縦型絶縁ゲ
    ート電界効果トランジスタにおいて、ソース領域の横方
    向の長さがソース電極部を有するＵ溝形成によって自己
    整合的に規定された絶縁ゲート半導体装置。 ２、高濃度ドレイン領域が基板部に位置し、ソース領域
    の横方向の長さがソース電極部を有するＵ溝形成によっ
    て自己整合的に規定された絶縁ゲート半導体装置の製造
    方法において、 （１）ゲート電極上に絶縁膜を被着する工程、（２）ゲ
    ート電極側面部の絶縁膜を自己整合的に残し、その絶縁
    膜をマスクとする工程、 （３）上記マスクを用いてＵ溝構造を形成する工程、（
    ４）上記Ｕ溝内にソース電極を形成する工程、 を含むことを特徴とする絶縁ゲート半導体装置の製造方
    法。 ３、請求項第１項において、ゲート電極がソース領域を
    平面上で取り囲み、そのソース領域が円環およびそれに
    類する構造であることを特徴とする絶縁ゲート半導体装
    置。 ４、請求項第１項において、ソース領域が少なくとも浅
    い低濃度及び深い高濃度の領域より成っていることを特
    徴とする絶縁ゲート半導体装置。 ５、請求項第１項において、少なくともベース領域にラ
    イフタイムキラーを導入したことを特徴とする絶縁ゲー
    ト半導体装置。 ６、請求項第１項において、ドレイン・ベース間のブレ
    ークダウンが、ソース領域から離れている場所で発生す
    ることを特徴とする絶縁ゲート半導体装置。 ７、請求項第１項において、Ｕ溝領域の一部が低濃度ド
    レイン領域とショットキ接合していることを特徴とする
    絶縁ゲート半導体装置。 ８、同一チップ上に複数個配置されたことを特徴とする
    請求項第１項記載の縦型絶縁ゲート半導体装置。 ９、モータ制御用途に用いられることを特徴とする請求
    項第１項記載の絶縁ゲート半導体装置。 １０、整流ダイオード用途に用いられることを特徴とす
    る請求項第１項記載の絶縁ゲート半導体装置。 １１、請求項第１項において、ゲート絶縁膜が高誘電率
    絶縁膜を含むことを特徴とする絶縁ゲート半導体装置。 １２、ドレイン領域が２重構造を有する絶縁ゲート電界
    効果トランジスタにおいて、少なくともソース領域の長
    さがソース電極部を有するＵ溝形成によって自己整合的
    に規定された絶縁ゲート半導体装置。 １３、ドレイン領域が２重構造を有し、少なくともソー
    ス領域の長さがソース電極部を有するＵ溝形成によって
    自己整合的に規定された絶縁ゲート半導体装置の製造方
    法において、 （１）ゲート電極上に絶縁膜を被着する工程、（２）ゲ
    ート電極側面部の絶縁膜を自己整合的に残し、その絶縁
    膜をマスクとする工程、 （３）上記マスクを用いてＵ溝構造を形成する工程、（
    ４）上記Ｕ溝内にソース電極を形成する工程、 を含むことを特徴とする絶縁ゲート半導体装置の製造方
    法。
JP63270661A 1988-10-28 1988-10-28 絶縁ゲート半導体装置およびその製造方法 Pending JPH02119184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63270661A JPH02119184A (ja) 1988-10-28 1988-10-28 絶縁ゲート半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63270661A JPH02119184A (ja) 1988-10-28 1988-10-28 絶縁ゲート半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH02119184A true JPH02119184A (ja) 1990-05-07

Family

ID=17489196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63270661A Pending JPH02119184A (ja) 1988-10-28 1988-10-28 絶縁ゲート半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH02119184A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
FR2756102A1 (fr) * 1996-10-25 1998-05-22 Int Rectifier Corp Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication
KR100273688B1 (ko) * 1997-06-30 2000-12-15 김영환 모스펫및그제조방법
KR100341213B1 (ko) * 1999-12-23 2002-06-20 오길록 트렌치 드레인 구조를 갖는 전력소자
EP1215731A3 (en) * 2000-12-14 2008-06-04 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
WO2021092117A1 (en) * 2019-11-06 2021-05-14 Silicet, LLC Devices and methods for ldmos and other mos transistors with hybrid contact
CN113964186A (zh) * 2021-10-15 2022-01-21 芯立嘉集成电路(杭州)有限公司 一种肖特基超结半导体器件及其制造方法
CN114284360A (zh) * 2021-12-23 2022-04-05 芯立嘉集成电路(杭州)有限公司 一种无泄漏肖特基超结半导体器件及其制造方法
US11522053B2 (en) 2020-12-04 2022-12-06 Amplexia, Llc LDMOS with self-aligned body and hybrid source

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5569949A (en) * 1992-09-02 1996-10-29 Texas Instruments Incorporated Area efficient high voltage MOSFETs with vertical RESURF drift regions
US5696010A (en) * 1992-09-02 1997-12-09 Texas Instruments Incorporated Method of forming a semiconductor device including a trench
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
US5672528A (en) * 1995-01-23 1997-09-30 Delco Electronics Corporation Method for making semiconductor device having field limiting ring
FR2756102A1 (fr) * 1996-10-25 1998-05-22 Int Rectifier Corp Dispositif a semi-conducteur commande par une grille mos et procede pour sa fabrication
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US6144065A (en) * 1996-10-25 2000-11-07 International Rectifier Corporation MOS gated device with self aligned cells
KR100273688B1 (ko) * 1997-06-30 2000-12-15 김영환 모스펫및그제조방법
KR100341213B1 (ko) * 1999-12-23 2002-06-20 오길록 트렌치 드레인 구조를 갖는 전력소자
EP1215731A3 (en) * 2000-12-14 2008-06-04 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
WO2021092117A1 (en) * 2019-11-06 2021-05-14 Silicet, LLC Devices and methods for ldmos and other mos transistors with hybrid contact
US11322611B2 (en) 2019-11-06 2022-05-03 Silicet, LLC Methods for LDMOS and other MOS transistors with hybrid contact
US11646371B2 (en) 2019-11-06 2023-05-09 Amplexia, Llc MOSFET transistors with hybrid contact
US11522053B2 (en) 2020-12-04 2022-12-06 Amplexia, Llc LDMOS with self-aligned body and hybrid source
US12113106B2 (en) 2020-12-04 2024-10-08 Amplexia, Llc LDMOS with self-aligned body and hybrid source
EP4200911A4 (en) * 2020-12-04 2025-01-08 Amplexia, LLC SELF-ALIGNED BODY LDMOS AND HYBRID SOURCE
CN113964186A (zh) * 2021-10-15 2022-01-21 芯立嘉集成电路(杭州)有限公司 一种肖特基超结半导体器件及其制造方法
CN114284360A (zh) * 2021-12-23 2022-04-05 芯立嘉集成电路(杭州)有限公司 一种无泄漏肖特基超结半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
US11652166B2 (en) Power device having super junction and Schottky diode
US7157785B2 (en) Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US6600192B1 (en) Vertical field-effect semiconductor device with buried gate region
EP1577952B1 (en) Method of making a high voltage insulated gate field-effect transistor
JP2009033036A (ja) 半導体装置及びこれを用いた電気回路装置
JP7158317B2 (ja) 半導体装置
KR102088181B1 (ko) 반도체 트랜지스터 및 그 제조 방법
CN116190451A (zh) 栅源结构及制造方法、非对称沟槽型mosfet及制造方法
US11929420B2 (en) Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices
US6858499B2 (en) Method for fabrication of MOSFET with buried gate
JPH02119184A (ja) 絶縁ゲート半導体装置およびその製造方法
CN1855543B (zh) 改进性能的功率半导体器件及其方法
JPH03109775A (ja) 絶縁ゲート型半導体装置
CN102163552B (zh) 半导体元件的制造方法
CN119678668A (zh) 具有改进的击穿性能的栅极沟槽功率半导体装置及形成此装置的方法
JPS6180858A (ja) パワ−ｍｏｓｆｅｔ
JPH09260648A (ja) 半導体装置及びその製造方法
CN115917755B (zh) 碳化硅半导体装置
JP2765132B2 (ja) 縦型電界効果トランジスタの製造方法
CN117577680B (zh) 氮化镓双向功率器件
US20250357122A1 (en) Method of manufacturing a semiconductor device including an ohmic contact and a gate dielectric
CN117577642B (zh) 氮化镓功率器件
JPH03105979A (ja) 絶縁ゲート半導体装置およびその製造方法
JP4193662B2 (ja) トレンチ横型伝導度変調半導体装置および半導体装置の製造方法
US20250185351A1 (en) Reverse conducting igbt power device and preparation method therefor, and electronic device