JPH02120949A - セグメント記述子取り出しの制御方式 - Google Patents
セグメント記述子取り出しの制御方式Info
- Publication number
- JPH02120949A JPH02120949A JP63273692A JP27369288A JPH02120949A JP H02120949 A JPH02120949 A JP H02120949A JP 63273692 A JP63273692 A JP 63273692A JP 27369288 A JP27369288 A JP 27369288A JP H02120949 A JPH02120949 A JP H02120949A
- Authority
- JP
- Japan
- Prior art keywords
- address
- segmented
- segment descriptor
- entry
- translation table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、セグメント化アドレスを絶対アドレスに展開
し、特に高速アドレス変換テーブルへの情報の格納、お
よび参照するためのセグメント記述子取り出しの制御方
式に関する。
し、特に高速アドレス変換テーブルへの情報の格納、お
よび参照するためのセグメント記述子取り出しの制御方
式に関する。
従来−この種の高速アドレス変換テーブルには、セグメ
ント化アドレスとプロセス名とセグメント記述子とが格
納され、要求されたセグメント化アドレスに対応するセ
グメント記述子を取り出すためには、要求されたセグメ
ント化アドレスのセグメント番号（ＳＴＮと５ＴＥ）と
高速アドレス変換テーブル内のセグメント番号と比較さ
れ両者の番号が同じなら、次に対応するセグメント記述
子内の共有セグメント表示ビット情報に従って、要求さ
れたセグメント化アドレスのプロセス名（ＪとＰ、また
はＪ）と高速アドレス変換テーブル内のプロセス名とが
比較され両者が同じなら対応するセグメント記述子が要
求されたセグメント化アドレスのものであるとなってい
た。
ント化アドレスとプロセス名とセグメント記述子とが格
納され、要求されたセグメント化アドレスに対応するセ
グメント記述子を取り出すためには、要求されたセグメ
ント化アドレスのセグメント番号（ＳＴＮと５ＴＥ）と
高速アドレス変換テーブル内のセグメント番号と比較さ
れ両者の番号が同じなら、次に対応するセグメント記述
子内の共有セグメント表示ビット情報に従って、要求さ
れたセグメント化アドレスのプロセス名（ＪとＰ、また
はＪ）と高速アドレス変換テーブル内のプロセス名とが
比較され両者が同じなら対応するセグメント記述子が要
求されたセグメント化アドレスのものであるとなってい
た。
上述した従来の高速アドレス変換テーブルは、セグメン
ト化アドレスとプロセス名とセグメント記述子とが格納
されているとなっているので、要求されたセグメント化
アドレスに対応するセグメント記述子を取り出すために
は、要求されたセグメント化アドレスのセグメント番号
（ＳＴＮと５ＴＥ）と高速アドレス変換テーブル内のセ
グメント番号との比較、セグメント記述子内の共有セグ
メント表示ビット情報に従って、要求されたセグメント
化アドレスのプロセス名（ＪとＰ、またはＪ）と高速ア
ドレス変換テーブル内のプロセス名との比較、というよ
うに要求されたセグメント化アドレスのセグメント記述
子を取り出すためには、要求されたセグメント化アドレ
スと高速アドレス変換テーブル内のセグメント化アドレ
スとの比較を二回しなければならないという欠点がある
。
ト化アドレスとプロセス名とセグメント記述子とが格納
されているとなっているので、要求されたセグメント化
アドレスに対応するセグメント記述子を取り出すために
は、要求されたセグメント化アドレスのセグメント番号
（ＳＴＮと５ＴＥ）と高速アドレス変換テーブル内のセ
グメント番号との比較、セグメント記述子内の共有セグ
メント表示ビット情報に従って、要求されたセグメント
化アドレスのプロセス名（ＪとＰ、またはＪ）と高速ア
ドレス変換テーブル内のプロセス名との比較、というよ
うに要求されたセグメント化アドレスのセグメント記述
子を取り出すためには、要求されたセグメント化アドレ
スと高速アドレス変換テーブル内のセグメント化アドレ
スとの比較を二回しなければならないという欠点がある
。
本発明のセグメント記述子取り出しの制御方式は、高速
アドレス変換テーブルと、この高速アドレス変換テーブ
ルへセグメント化アドレス、プロセス名およびセグメン
ト記述子とを格納する手段と、前記高速アドレス変換テ
ーブルから要求されたセグメント化アドレスに対応する
セグメント記述子を取り出す手段とを具備するセグメン
ト記述子取り出しの制御方式において、前記高速アドレ
ス変換テーブルがセグメント化アドレスタイプ長を有す
ることを特徴とするものである。
アドレス変換テーブルと、この高速アドレス変換テーブ
ルへセグメント化アドレス、プロセス名およびセグメン
ト記述子とを格納する手段と、前記高速アドレス変換テ
ーブルから要求されたセグメント化アドレスに対応する
セグメント記述子を取り出す手段とを具備するセグメン
ト記述子取り出しの制御方式において、前記高速アドレ
ス変換テーブルがセグメント化アドレスタイプ長を有す
ることを特徴とするものである。
次に本発明について図面を参照して説明する。
第１図は本発明の構成を表す図である。このセグメント
記述子取り出しの制御方式は、要求セグメント化アドレ
スを受は取る要求セグメント化アドレス受は取り手段１
と、セグメント化アドレスタイプ長、セグメント化アド
レス、プロセス名とセグメント記述子それぞれが格納さ
れている高速アドレス変換テーブル７と、高速アドレス
変換テーブルから１エントリを取り出す高速アドレス変
換テーブルエントリ取り出し手段５と、要求セグメント
化アドレスに対応するセグメント記述子を返すセグメン
ト記述子返却手段４と、要求セグメント化アドレスに対
応するセグメント化アドレスが高速アドレス変換テーブ
ル内に存在しなかった場合、高速アドレス変換テーブル
を利用せずにセグメント記述子を取り出す通常セグメン
ト記述子取り出し手段２と、その取り出したセグメント
記述子とプロセス名、セグメント化アドレス、セグメン
ト化アドレスタイプ長それぞれを高速アドレス変換テー
ブルに格納する高速アドレス変換テーブルエントリ格納
手段６と、これら全体を制御する制御手段３とで構成さ
れている。
記述子取り出しの制御方式は、要求セグメント化アドレ
スを受は取る要求セグメント化アドレス受は取り手段１
と、セグメント化アドレスタイプ長、セグメント化アド
レス、プロセス名とセグメント記述子それぞれが格納さ
れている高速アドレス変換テーブル７と、高速アドレス
変換テーブルから１エントリを取り出す高速アドレス変
換テーブルエントリ取り出し手段５と、要求セグメント
化アドレスに対応するセグメント記述子を返すセグメン
ト記述子返却手段４と、要求セグメント化アドレスに対
応するセグメント化アドレスが高速アドレス変換テーブ
ル内に存在しなかった場合、高速アドレス変換テーブル
を利用せずにセグメント記述子を取り出す通常セグメン
ト記述子取り出し手段２と、その取り出したセグメント
記述子とプロセス名、セグメント化アドレス、セグメン
ト化アドレスタイプ長それぞれを高速アドレス変換テー
ブルに格納する高速アドレス変換テーブルエントリ格納
手段６と、これら全体を制御する制御手段３とで構成さ
れている。
第２図は、セグメント化アドレスに対応するセグメント
記述子の返却要求がきた場合の制御手段３の流れ図であ
る。セグメント化アドレスに対応するセグメント記述子
の返却要求がきた場合、セグメント化アドレスを要求セ
グメント化アドレス受は取り手段１を経由して取り込み
（ＳＬ）、次に高速アドレス変換テーブルエントリ取り
出し手段５を経由して１エントリを取り込む（Ｓ２）。
記述子の返却要求がきた場合の制御手段３の流れ図であ
る。セグメント化アドレスに対応するセグメント記述子
の返却要求がきた場合、セグメント化アドレスを要求セ
グメント化アドレス受は取り手段１を経由して取り込み
（ＳＬ）、次に高速アドレス変換テーブルエントリ取り
出し手段５を経由して１エントリを取り込む（Ｓ２）。
このとき高速アドレス変換テーブルから取り出すエント
リが無くなったかを判断して（Ｓ３）、エントリがあれ
ばエントリ内のセグメント化アドレスタイプ長に従って
要求セグメント化アドレスとエントリ内セグメント化ア
ドレスとを比較する（Ｓ５）。比較が一致したらエント
リ内のセグメント記述子をセグメント記述子返却手段４
でセグメント記述子を返却して（Ｓ６）処理は完了する
。
リが無くなったかを判断して（Ｓ３）、エントリがあれ
ばエントリ内のセグメント化アドレスタイプ長に従って
要求セグメント化アドレスとエントリ内セグメント化ア
ドレスとを比較する（Ｓ５）。比較が一致したらエント
リ内のセグメント記述子をセグメント記述子返却手段４
でセグメント記述子を返却して（Ｓ６）処理は完了する
。
Ｓ５の比較で一致しなければ、再びＳ２がら処理を行う
。Ｓ３で高速アドレス変換テーブルから取り出すエント
リが無かった場合、セグメント記述子は高速アドレス変
換テーブルを使わないで通常セグメント記述子取り出し
手段２で取り出しくＳ４）、そのセグメント記述子は、
プロセス名とセグメント化アドレスとセグメント化アド
レスタイプ長とのそれぞれを高速アドレス変換テーブル
へ高速アドレス変換テーブルエントリ格納手段６で格納
する（Ｓ７）。以上で要求セグメント化アドレスに対応
するセグメント記述子取り出し処理は完了する。
。Ｓ３で高速アドレス変換テーブルから取り出すエント
リが無かった場合、セグメント記述子は高速アドレス変
換テーブルを使わないで通常セグメント記述子取り出し
手段２で取り出しくＳ４）、そのセグメント記述子は、
プロセス名とセグメント化アドレスとセグメント化アド
レスタイプ長とのそれぞれを高速アドレス変換テーブル
へ高速アドレス変換テーブルエントリ格納手段６で格納
する（Ｓ７）。以上で要求セグメント化アドレスに対応
するセグメント記述子取り出し処理は完了する。
第３図は、高速アドレス変換テーブルの構成図である。
１エントリは、セグメント化アドレスタイプ長、セグメ
ント化アドレス、プロセス名およびセグメント記述子と
で構成されている。そしてこのエントリが、Ｅｌ、Ｅ２
．Ｅ３．Ｅ４．Ｅｎというようにｎ個存在する。
ント化アドレス、プロセス名およびセグメント記述子と
で構成されている。そしてこのエントリが、Ｅｌ、Ｅ２
．Ｅ３．Ｅ４．Ｅｎというようにｎ個存在する。
以上説明したように本発明は、高速アドレス変換テーブ
ルにセグメント化アドレスタイプ長を持つことにより、
要求セグメント化アドレスに対応するセグメント記述子
を取り出すための比較判断処理が一度で済んでしまうと
いう効果を奏する。
ルにセグメント化アドレスタイプ長を持つことにより、
要求セグメント化アドレスに対応するセグメント記述子
を取り出すための比較判断処理が一度で済んでしまうと
いう効果を奏する。
６・・・高速アドレス変換テーブルエントリ格納手段、
７・・・高速アドレス変換テーブル。
７・・・高速アドレス変換テーブル。
Claims (1)
- 高速アドレス変換テーブルと、この高速アドレス変換テ
ーブルへセグメント化アドレス、プロセス名およびセグ
メント記述子とを格納する手段と、前記高速アドレス変
換テーブルから要求されたセグメント化アドレスに対応
するセグメント記述子を取り出す手段とを具備するセグ
メント記述子取り出しの制御方式において、前記高速ア
ドレス変換テーブルがセグメント化アドレスタイプ長を
有することを特徴とするセグメント記述子取り出しの制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273692A JPH02120949A (ja) | 1988-10-28 | 1988-10-28 | セグメント記述子取り出しの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63273692A JPH02120949A (ja) | 1988-10-28 | 1988-10-28 | セグメント記述子取り出しの制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02120949A true JPH02120949A (ja) | 1990-05-08 |
Family
ID=17531226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63273692A Pending JPH02120949A (ja) | 1988-10-28 | 1988-10-28 | セグメント記述子取り出しの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02120949A (ja) |
-
1988
- 1988-10-28 JP JP63273692A patent/JPH02120949A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6633953B2 (en) | Range content-addressable memory | |
| US6625612B1 (en) | Deterministic search algorithm | |
| JPH0749812A (ja) | ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置 | |
| US5241638A (en) | Dual cache memory | |
| US6901476B2 (en) | Variable key type search engine and method therefor | |
| US7565482B1 (en) | Method and device for scalable multiple match extraction from search data | |
| Lee | A word-parallel, bit-serial signature processor for superimposed coding | |
| JP3115599B2 (ja) | 拡張テーブルを使用するページングシステム | |
| EP0381245A2 (en) | Address translation system | |
| JP3068935B2 (ja) | エントリ置き換え制御方法 | |
| JPH0614325B2 (ja) | リプレ−スメント方式 | |
| WO2003003250A1 (en) | Range content-addressable memory | |
| JP2604787B2 (ja) | 二次元データ格納方式 | |
| JPS62211728A (ja) | 日本語情報検索システム | |
| JPH09330322A (ja) | データ検索装置 | |
| JPS63318649A (ja) | フリ−リスト管理方式 | |
| JPS6046456B2 (ja) | デ−タアクセス装置 | |
| JPS633351A (ja) | バツフア検索制御方式 | |
| JPS60211540A (ja) | デ−タ検索回路 | |
| JPS6113340A (ja) | ハツシユ制御方式 | |
| JPH05165891A (ja) | データベースのデータ登録・検索方式 | |
| JPS5938845A (ja) | 順次検索方式 | |
| JPH0232468A (ja) | 文字列データ検索方式 | |
| JPS60223099A (ja) | 連想メモリ | |
| JPH01253027A (ja) | データベースアドレス算出装置 |