JPH02122556A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH02122556A JPH02122556A JP27646188A JP27646188A JPH02122556A JP H02122556 A JPH02122556 A JP H02122556A JP 27646188 A JP27646188 A JP 27646188A JP 27646188 A JP27646188 A JP 27646188A JP H02122556 A JPH02122556 A JP H02122556A
- Authority
- JP
- Japan
- Prior art keywords
- lead pins
- printed wiring
- pads
- wiring board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の実装方法に関し、特にパッド・グ
リッド・アレイ・パッケージ型の半導体装置の実装方法
に関する。
リッド・アレイ・パッケージ型の半導体装置の実装方法
に関する。
ビン・グリッド・アレイ・パッケージ型半導体装置のピ
ンの代りにバットを設けたパッド・グリッド・アレイ・
パッケージ（以下ＰＧＡパッケージと記す）型半導体装
置が知られている。
ンの代りにバットを設けたパッド・グリッド・アレイ・
パッケージ（以下ＰＧＡパッケージと記す）型半導体装
置が知られている。
第４図（ａ）、（ｂ）はＰＧＡパッケージ型半導体装置
の一例を示す底面図及び側面図である。
の一例を示す底面図及び側面図である。
第４図（ａ＞、（ｂ）に示すように、ＰＧＡパッケージ
６の底面にパッド７が配列されて設けられ、セラミック
基板等を使用した平坦性の良い印刷配線板に実装する場
合には、前記印刷配線板上に設けた突起電極にフェース
ダウンボンディングして直接半導体装置と印刷配線板の
回路を接続することができるが、樹脂系基板を使用した
印刷配線板には不適当な実装方法である。
６の底面にパッド７が配列されて設けられ、セラミック
基板等を使用した平坦性の良い印刷配線板に実装する場
合には、前記印刷配線板上に設けた突起電極にフェース
ダウンボンディングして直接半導体装置と印刷配線板の
回路を接続することができるが、樹脂系基板を使用した
印刷配線板には不適当な実装方法である。
第５図（ａ）〜（ｃ）は従来の半導体装置の実装方法の
第１の例を説明するためのＰＧＡパッケージの側面図及
び印刷配線板の一部切欠側面図である。
第１の例を説明するためのＰＧＡパッケージの側面図及
び印刷配線板の一部切欠側面図である。
第５図（ａ）に示すように、ＰＧＡパッケージ６はセラ
ミック容器の底面に設けたタングステン層の表面にニッ
ケルめっきを施したパッド７を２．５關のピッチで配列
して設け、パッド７のそれぞれに０ 、４６ ｍｍ径で
長さ４市のコバールからなり表面を金めっきしたリード
ピン１２の先端をＡｇ−Ｃｕろう材１３によりろう付け
し、表面をＰｂ−５ｎ共晶半田で被覆し、予備半田層を
設ける。
ミック容器の底面に設けたタングステン層の表面にニッ
ケルめっきを施したパッド７を２．５關のピッチで配列
して設け、パッド７のそれぞれに０ 、４６ ｍｍ径で
長さ４市のコバールからなり表面を金めっきしたリード
ピン１２の先端をＡｇ−Ｃｕろう材１３によりろう付け
し、表面をＰｂ−５ｎ共晶半田で被覆し、予備半田層を
設ける。
次に、第５図（ｂ）に示すように、樹脂系の印刷配線板
１にリードピン１２の配列に対応してスルーホール２を
設ける。
１にリードピン１２の配列に対応してスルーホール２を
設ける。
次に、第５図（Ｃ）に示すように、リードピン１２をス
ルーホール２に挿入してリフロー法又は蒸気相半田付法
によりＰＧＡパッケージ６と印刷配線板１を電気的に接
続する。
ルーホール２に挿入してリフロー法又は蒸気相半田付法
によりＰＧＡパッケージ６と印刷配線板１を電気的に接
続する。
第６図（ａ）〜（ｃ）は従来の半導体装置の実装方法の
第２の例を説明するためのＰＧＡパッケージの側面図及
び印刷配線板の一部切欠側面図である。
第２の例を説明するためのＰＧＡパッケージの側面図及
び印刷配線板の一部切欠側面図である。
第６図（ａ）に示すように、第１の従来例と同様にして
設けたパッド７が１．２７ｍ＋ｎのピッチで配列され、
各パッド７にリードピン１２がろう付けされる。
設けたパッド７が１．２７ｍ＋ｎのピッチで配列され、
各パッド７にリードピン１２がろう付けされる。
次に、第６図（ｂ）に示すように、印刷配線板６の表面
にリードピン１２の配列に対応して接続用ランド１３を
設ける。
にリードピン１２の配列に対応して接続用ランド１３を
設ける。
次に第６図（Ｃ）に示すように、リードピン１２と接続
用ランド１３のそれぞれの表面にＰｂ５ｎ共晶半田を設
けて予備半田とし、リードピン１２の先端と対応する接
続ランド１３とを位置決めにより突き合わせ、リフロー
法又は蒸気相半田付は法により半田付けしてＰＧＡパッ
ケージと印刷配線板１を電気的に接続する。
用ランド１３のそれぞれの表面にＰｂ５ｎ共晶半田を設
けて予備半田とし、リードピン１２の先端と対応する接
続ランド１３とを位置決めにより突き合わせ、リフロー
法又は蒸気相半田付は法により半田付けしてＰＧＡパッ
ケージと印刷配線板１を電気的に接続する。
しかしながら、上述した従来の半導体装置の実装方法は
、リードピンがＰＧＡパッケージのパッドに＾ｇ−Ｃｕ
ろう材により接続されている為にパッケージコストが高
くなる上にこのパッケージに半導体チップを搭載しアセ
ンブリする工程においてリードピンが作業性を悪くした
り、リードピン自身が曲がったりする様な好ましくない
現象が発生する問題点があった。
、リードピンがＰＧＡパッケージのパッドに＾ｇ−Ｃｕ
ろう材により接続されている為にパッケージコストが高
くなる上にこのパッケージに半導体チップを搭載しアセ
ンブリする工程においてリードピンが作業性を悪くした
り、リードピン自身が曲がったりする様な好ましくない
現象が発生する問題点があった。
本発明の半導体装置の実装方法は、パッド・グリッド・
アレイ・パッケージ型の半導体装置の実装方法において
、前記半導体装置のパッドの配置に対応して印刷配線板
に設けたスルーホールにリードピンを挿入して半田付け
し、前記リードピンの先端に対応する前記パッドのそれ
ぞれを突き合わせて位置決めし、前記リードピンの先端
と前記パッドを半田付けして前記半導体装置と前記印刷
配線板を電気的に接続する手段を含んで構成される。
アレイ・パッケージ型の半導体装置の実装方法において
、前記半導体装置のパッドの配置に対応して印刷配線板
に設けたスルーホールにリードピンを挿入して半田付け
し、前記リードピンの先端に対応する前記パッドのそれ
ぞれを突き合わせて位置決めし、前記リードピンの先端
と前記パッドを半田付けして前記半導体装置と前記印刷
配線板を電気的に接続する手段を含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｆ＞は本発明の第１の実施例を説明す
るための工程順に示した平面図及び一部切欠側面図であ
る。
るための工程順に示した平面図及び一部切欠側面図であ
る。
まず、第１図（ａ）、（ｂ）に示すように、ガラス・エ
ポキシ銅張積層板からなる印刷配線板１に０．２５〜０
．３＋＋ｕｎ径のスルーホール２を１．２７〜１．５ｍ
ｍのスルーホールピッチ３で配列して設ける。ここで、
スルーホール周縁には０．５關径のランド（図示せず）
が設けられている。
ポキシ銅張積層板からなる印刷配線板１に０．２５〜０
．３＋＋ｕｎ径のスルーホール２を１．２７〜１．５ｍ
ｍのスルーホールピッチ３で配列して設ける。ここで、
スルーホール周縁には０．５關径のランド（図示せず）
が設けられている。
次に、第１図（ｃ）、（ｄ）に示すように、スルーホー
ル２に０．２〜０．２５＋ｍ径のリードピン４を挿入し
Ｐｂ−５ｎ共晶半田５を用いデイツプ半田付法によりリ
ードピン４を印刷配線板１に固着すると共に、リードピ
ン４の表面に半田層を形成する。
ル２に０．２〜０．２５＋ｍ径のリードピン４を挿入し
Ｐｂ−５ｎ共晶半田５を用いデイツプ半田付法によりリ
ードピン４を印刷配線板１に固着すると共に、リードピ
ン４の表面に半田層を形成する。
次に、第１図（ｅ）、（ｆ）に示すように、治具を用い
てＰＧＡパッケージ６のパッド７の各々を相対するリー
ドピン４の先端にそれぞれ整合して接触させるようにＰ
ＧＡパッケージ６を載置し、リフロー半田付法、蒸気相
半田付は法あるいはベルト炉による加熱等によりパッド
７とリードピン４を接合する。
てＰＧＡパッケージ６のパッド７の各々を相対するリー
ドピン４の先端にそれぞれ整合して接触させるようにＰ
ＧＡパッケージ６を載置し、リフロー半田付法、蒸気相
半田付は法あるいはベルト炉による加熱等によりパッド
７とリードピン４を接合する。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための工程順に示した平面図及び一部切欠側面図であ
る。
るための工程順に示した平面図及び一部切欠側面図であ
る。
第２図（ａ）、（ｂ）に示すように、第１の実施例と同
様にしてリードピン４を植込んだ印刷配線板１を準備し
、印刷配線板１に設けたり−ドビン４の配列に対応した
スルーホール８を底面に設は且つＰＧＡパッケージの位
置決めをするための側壁９を有する樹脂系のアダプタ１
０のスルーホール８を対応するリードピン４に挿入して
印刷配線板１の上に装着し、接着剤１１により固定する
。
様にしてリードピン４を植込んだ印刷配線板１を準備し
、印刷配線板１に設けたり−ドビン４の配列に対応した
スルーホール８を底面に設は且つＰＧＡパッケージの位
置決めをするための側壁９を有する樹脂系のアダプタ１
０のスルーホール８を対応するリードピン４に挿入して
印刷配線板１の上に装着し、接着剤１１により固定する
。
次に、第２図（Ｃ）、（ｄ）に示すように、ＰＧＡパッ
ケージを側壁９に添わせて前記アダプタ内に挿入しＰＧ
Ａパッケージのパッド７とり−Ｈビン４の先端を突き合
わせる０次に、リフロー半田付は法により、パッド７と
リードピン４を半田付けする。
ケージを側壁９に添わせて前記アダプタ内に挿入しＰＧ
Ａパッケージのパッド７とり−Ｈビン４の先端を突き合
わせる０次に、リフロー半田付は法により、パッド７と
リードピン４を半田付けする。
第３図（ａ）、（ｂ）は本発明の第３の実施例を説明す
るための工程順に示した平面図及び一部切欠断面図であ
る。
るための工程順に示した平面図及び一部切欠断面図であ
る。
第３図（ａ）、（ｂ）に示すように、第２の実施例のア
ダプタを分割してＰＧＡパッケージの対向する２辺に設
けた以外は第２の実施例と同じ構成を有している。
ダプタを分割してＰＧＡパッケージの対向する２辺に設
けた以外は第２の実施例と同じ構成を有している。
なお、アダプタは樹脂の代りにアルミニウムを加工した
後表面を陽極酸化したものを使用しても良く熱放散のす
ぐれたヒートシンクとすることができる。
後表面を陽極酸化したものを使用しても良く熱放散のす
ぐれたヒートシンクとすることができる。
以上説明したように本発明は、ＰＧＡパッケージにリー
ドピンをろう付けしないリードレスチップキャリアー（
ＬＣＣ）であるからパッケージコストがリード付ＰＧＡ
パッケージよりも安く、パッケージメーカー ＬＳＩチ
ップの組立工程、その他の工程によるハンドリングでリ
ード曲がりの発生がなく、組立工程の制約も少なくなる
。
ドピンをろう付けしないリードレスチップキャリアー（
ＬＣＣ）であるからパッケージコストがリード付ＰＧＡ
パッケージよりも安く、パッケージメーカー ＬＳＩチ
ップの組立工程、その他の工程によるハンドリングでリ
ード曲がりの発生がなく、組立工程の制約も少なくなる
。
更に、プリント板に実装する時は、リードピン曲がりが
なく、位置決め用アダプタを使用する方法においては、
位置すれかなく良好な半田接続が得られる。
なく、位置決め用アダプタを使用する方法においては、
位置すれかなく良好な半田接続が得られる。
又、位置決め用アダプタにアルミニウムを陽極酸化処理
を施したものを使用することによりパッケージ裏面から
の放熱効果を高める効果がある。
を施したものを使用することによりパッケージ裏面から
の放熱効果を高める効果がある。
第１図（ａ ） 〜（ｆ ）及び第２図（ａ）〜（ｄ）
並びに第３図（ａ）、（ｂ）は本発明の第１乃至第３の
実施例を説明するための工程順に示した平面図及び一部
切欠側面図、第４図（ａ）、（ｂ）はＰＧＡパッケージ
型半導体装置の一例を示す底面図及び側面図、第５図（
ａ）〜（ｃ）及び第６図（ａ）〜（ｃ）は従来の半導体
装置の実装方法の第１及び第２の例を説明するためのＰ
ＧＡパッケージの側面図及び印刷配線板の一部切欠側面
図である。 １・・・印刷配線板、２・・・スルーホール、３・・・
スルーホールピッチ、４・・・リードピン、５・・・Ｐ
ｂ−５ｎ共晶半田、６・・・ＰＧＡパッケージ、７・・
・パッド、８・・・スルーホール、９・・・側壁、１ｏ
・・・アダプタ、１・・・接着剤、 ２・・・リードピン、 ３・・・＾ｇ−Ｃｕ ろう材、 ４・・・接続用ランド。
並びに第３図（ａ）、（ｂ）は本発明の第１乃至第３の
実施例を説明するための工程順に示した平面図及び一部
切欠側面図、第４図（ａ）、（ｂ）はＰＧＡパッケージ
型半導体装置の一例を示す底面図及び側面図、第５図（
ａ）〜（ｃ）及び第６図（ａ）〜（ｃ）は従来の半導体
装置の実装方法の第１及び第２の例を説明するためのＰ
ＧＡパッケージの側面図及び印刷配線板の一部切欠側面
図である。 １・・・印刷配線板、２・・・スルーホール、３・・・
スルーホールピッチ、４・・・リードピン、５・・・Ｐ
ｂ−５ｎ共晶半田、６・・・ＰＧＡパッケージ、７・・
・パッド、８・・・スルーホール、９・・・側壁、１ｏ
・・・アダプタ、１・・・接着剤、 ２・・・リードピン、 ３・・・＾ｇ−Ｃｕ ろう材、 ４・・・接続用ランド。
Claims (1)
- パッド・グリッド・アレイ・パッケージ型の半導体装置
の実装方法において、前記半導体装置のパッドの配置に
対応して印刷配線板に設けたスルーホールにリードピン
を挿入して半田付けし、前記リードピンの先端に対応す
る前記パッドのそれぞれを突き合わせて位置決めし、前
記リードピンの先端と前記パッドを半田付けして前記半
導体装置と前記印刷配線板を電気的に接続する手段を含
むことを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27646188A JPH02122556A (ja) | 1988-10-31 | 1988-10-31 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27646188A JPH02122556A (ja) | 1988-10-31 | 1988-10-31 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122556A true JPH02122556A (ja) | 1990-05-10 |
Family
ID=17569768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27646188A Pending JPH02122556A (ja) | 1988-10-31 | 1988-10-31 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122556A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283489A (en) * | 1991-07-04 | 1994-02-01 | Mitsuba Electric Manufacturing Co. Ltd. | Structure for terminal section of motor |
| WO1999047903A1 (en) * | 1998-03-18 | 1999-09-23 | The Furukawa Electric Co., Ltd. | Image processor for observing optical fiber |
| JP2011082303A (ja) * | 2009-10-06 | 2011-04-21 | Ibiden Co Ltd | 回路基板及び半導体モジュール |
| CN108615716A (zh) * | 2018-04-28 | 2018-10-02 | 上海移远通信技术股份有限公司 | 无线通讯模块及包含其的无线通讯装置 |
| US10354036B2 (en) * | 2015-07-15 | 2019-07-16 | Yamaha Hatsudoki Kabushiki Kaisha | Model data generation device, method of generating model data, mounting reference point determination device, and method of determining mounting reference point |
-
1988
- 1988-10-31 JP JP27646188A patent/JPH02122556A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283489A (en) * | 1991-07-04 | 1994-02-01 | Mitsuba Electric Manufacturing Co. Ltd. | Structure for terminal section of motor |
| WO1999047903A1 (en) * | 1998-03-18 | 1999-09-23 | The Furukawa Electric Co., Ltd. | Image processor for observing optical fiber |
| JP2011082303A (ja) * | 2009-10-06 | 2011-04-21 | Ibiden Co Ltd | 回路基板及び半導体モジュール |
| US10354036B2 (en) * | 2015-07-15 | 2019-07-16 | Yamaha Hatsudoki Kabushiki Kaisha | Model data generation device, method of generating model data, mounting reference point determination device, and method of determining mounting reference point |
| CN108615716A (zh) * | 2018-04-28 | 2018-10-02 | 上海移远通信技术股份有限公司 | 无线通讯模块及包含其的无线通讯装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757071A (en) | C4 substrate contact pad which has a layer of Ni-B plating | |
| US4724472A (en) | Semiconductor device | |
| US5907187A (en) | Electronic component and electronic component connecting structure | |
| JP2595909B2 (ja) | 半導体装置 | |
| KR960015868A (ko) | 적층형 패키지 및 그 제조방법 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| US6486551B1 (en) | Wired board and method of producing the same | |
| JPH0997856A (ja) | 半導体装置 | |
| KR0132714B1 (ko) | 반도체 장치 | |
| JP2606603B2 (ja) | 半導体装置及びその製造方法及びその実装検査方法 | |
| JP2907127B2 (ja) | マルチチップモジュール | |
| JPH02122556A (ja) | 半導体装置の実装方法 | |
| JPH08191128A (ja) | 電子装置 | |
| TW417265B (en) | Low-cost surface-mount compatible land-grid array (lga) chips cale package (csp) for packaging solder-bumped flip chips | |
| JPH07114216B2 (ja) | フィルムキャリヤ型半導体装置の実装方法 | |
| JPH0749804Y2 (ja) | 半導体装置 | |
| JP2623952B2 (ja) | 集積回路パッケージ | |
| JP2000307238A (ja) | ピン振込み治具およびプリント基板へのピンの取付方法 | |
| JPS6041858B2 (ja) | 半導体装置 | |
| JPH0430439A (ja) | ベアチップの実装構造 | |
| JPS634690A (ja) | 厚膜混成集積回路基板 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH10209212A (ja) | 半導体装置およびその製造方法 | |
| JPH04158595A (ja) | 半導体装置 |