JPH02123873A - 型彫放電加工機用電源装置および放電加工方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、型彫放電加工機用電源装置に関する。

［従来の技術］ 従来の放電加工機のうち、チョッパ回路（１つの放電期
間の間で断続的に通電して平均電力を低下させる回路）
を使用してギャップに電流を供給する装置では、パルス
幅が長く、電流の立ち上がりがなだらかであるので、加
工速度が遅いが電極の消耗が少ないという利点がある。

一方、従来の放電加工機のうち、電源とギャップとの間
に抵抗またはコイルを接続した回路を使用した装置では
、パルス幅が短く、電流の立ち上がりが急峻であるので
、電極の消耗が大きいが加工速度が速い利点がある。

［発明が解決しようとする課８］ 上記のように、電極の消耗が少ない場合には加工速度が
遅くなり、加工速度が速い場合には電極の消耗が大きい
というように、電極の消耗を重視するか加工速度を重視
するかの選択に迫られる。

したがって、上記従来例においては、電極の消耗が少な
くしかも加工速度が速いという放電加工を行なうことが
できないという問題がある。

本発明は、電極の消耗が少なくしかも加工速度が速い型
彫放電加工機用電源装置を提供することを目的とするも
のである。

［課題を解決する手段］ 本発明は、階段波形信号を発生する階段波形信号発生手
段を設け、１つの放電期間内でオン、オフを繰り返して
ギャップへの放電電流の供給を制御するスイッチング手
段であって、上記階段波形信号の値が大きい部分程、デ
ユーティ比を大きくしてスイッチングするスイッチング
手段を設けたものである。

また、本発明は、１つの放電期間全体における放電電流
波形を、矩形波状の放電電流に制御する手段を付加した
ものである。

［作用１ 本発明は、階段波形信号の値が大きい部分程、デユーテ
ィ比を大きくしてスイッチングするので、電極の消耗が
少なくしかも加工速度が速い、また、本発明は、１つの
放電期間全体における放電電流波形を、矩形波状の放電
電流に制御するので、電極の消耗を犠牲にして加工速度
をより速くする加工への移行が容易である。

［実施例］ 第１図は、本発明の一実施例を示す回路図である。

この実施例において、電流波形コントローラ１０と、Ｄ
／Ａ変換回路２０と、コンパレータ３１．３３ど、ＡＮ
Ｄ回路３２と、インバータ３４と、Ｒ−Ｓフリップフロ
ップ３５と、トランジスタ４０と、電流検出用抵抗４１
と、ギャップ５０と、電源６０とが設けられている。

電流波形コントローラ１０は、図示しないＣＰＵから初
期ＩＰデータ、最終ＩＰデータ、立ち上がり時間制御デ
ータを入力し、Ｄ／Ａ変換回路２０とともに、第３図（
９）に示す２階段波形値号を出力するものであり、階段
波形信号を発生する階段波形信号発生手段の一例である
。なお、Ｄ／Ａ変挽変格回路２０デジタル信号をアナロ
グ信号に変換する回路である。

コンパレータ３１は、スイッチングトランジスタ４０．
電流検出抵抗４１とともに、一種の発振器を構成し、チ
ョッパ回路を実現するものである。コンパレータ３３は
、電流検出抵抗４１からの信号を基準電圧と比較するこ
とによって放電タイミングを検出するものである。フリ
ップフロップ３５は、コンパレータ３３とともに、放電
タイミングを検出し、その出力を電流波形コントローラ
１０に送るものである。

トランジスタ４０は、１つの放電期間内でオン、オフを
繰り返してギャップへの放電電流の供給を制御するスイ
ッチング手段であって、階段波形信号の値が大きい部分
程、デユーティ比を大きくしてスイッチングする手段の
一例である。

電流検出抵抗４１は、放電電流を検出する素子であって
、その出力信号がコンパレータ３１の一人力に印加され
る。トランジスタ４０と並列に接続された抵抗、コンデ
ンサ、ダイオードは、サージ吸収用の回路である。

なお、図示しないＣＰＵは、１つの放電期間全体におけ
る放電電流波形を、矩形波状の放電電流に制御する制御
手段の一例である。

第２図は、上記実施例における電流波形コントローラｌ
Ｏの一例を示す回路である。

電流波形コントローラ１０は、カウンタ１１と、コンパ
レータ１２と、クロック発生回路１３と１分周回路１４
と、ＡＮＤ回路１５と、インバータ１６．１７とを有す
る。

カウンタ１１は、フリップフロップ３５のＱ出力が立ち
上がったとき（セットされたと８）、上記ＣＰＵから初
期ＩＰデータを読取り、フリップフロップ３５のＱ出力
がリセットされているとき（放電期間中）に、カウント
アツプするものである。

コンパレータ１２は、カウンタ１．１の出力と、上記Ｃ
ＰＵからの最終ＩＰデータとを比較し、２つのデータが
等しくなったときにその情報を、インバータ１７、ＡＮ
Ｄ回路１５を介してカウンタ１１ヘフイードバツクする
ものである。

分周回路１４は、上記ＣＰＵからの立ち上がり時間制御
信号に応じて、その分周比が制御されるものである。Ａ
ＮＤ回路１５は、放電期間であって（フリップフロップ
３５のＱ出力がＬであって）、コンパレータ１２におい
て一致がなく、分周回路１４によって分周されたクロッ
クが立ち上がったときに、カウンタ１１へのカウントア
ツプ用クロツク５ＴＣＫ信号を供給するものである。

次に、上記実施例の動作について説明する。

まず、電流波形コントローラｌＯの動作について説明す
る。

第３図は、上記実施例において電流波形コントローラ１
０の動作を主に示すフローチャートである。

上記ＣＰＵからゲート信号が供給され、このゲート信号
がＬである場合、ＡＮＤ回路３２が閉じているのでトラ
ンジスタ４０がオフし、ギャップ５０には電圧が印加さ
れず、放電が発生しない。

この場合、抵抗４１に電流が流れないので、コンパレー
タ３１がＨ信号を出力する。

その後、上記ゲート信号がＨになると、ＡＮＤ回路３２
がＨ信号を出力し、トランジスタ４０がオンし、ギャッ
プ５０には電源６０の電圧が印加される。この時点では
まだ放電していないので、抵抗４１には、電流が流れな
い、したがってコンパレータ３１がＨ信号を出力し、コ
ンパレータ３３がＨ信号を出力し、フリップフロップ３
５はセットされている。

その後、第３図に示すｔｌにおいて、放電が開始される
と、抵抗４１に電流が流れるので、コンパレータ３３が
Ｌ信号を出力し、フリップフロップ３５がリセットされ
る。

ところで、第２図において初期ＩＰデータとしてｒｌＪ
がセットされ、最終ＩＰデータとして「３」がセットさ
れていたとする。また、カウンタ１１は、フリップフロ
ップ３５のＱ出力がＨのとき（セットされているとき）
に初期ＩＰデータであるｒｌＪがロードされている。こ
の状態ではカウンタ１１の出力ＱＡのみがＨであり、他
の出力ＱＢ％ＱＣ，ＱＤはＬである。したがって、この
ときにおけるＤ／Ａ変換回路２０の出力信号は「１」に
なる。

そして、次のタイミングであるｔ２において、分周回路
１４からＡＮＤ回路１５を介してカウンタ１１に５ＴＣ
Ｋパルスが送られると、１カウントアツプし、カウンタ
１１のＱＢ出力のみがＨになる。さらに次のタイミング
であるｔ３において、カウンタ１１が１カウントアツプ
するので、その出力ＱＡ、ＱＢの２つのみがＨを出力す
る。

このときに、コンパレータ１２がカウンタ１１の出力と
最終ＩＦデータとを比較し、一致するので、Ａ＝Ｂ端子
がＨ信号を出力し、このＨ信号がインバータ１７で反転
されるので、ＡＮＤ回路１５が閉じる。したがって、そ
の後に分周回路１４がパルスを出力しても、ＡＮＤ回路
１５は５ＴＧＫ信号をカウンタ１１に供給しない、この
状態（つまり、Ｄ／Ａ回路２０が「３」を出力する状Ｓ
＞は、上記放電が終了するまで継続する。

そして、ゲート信号がＨからＬになると、フリップフロ
ップ３５がセットされ、カウンタｌｌが初期値ＩＰデー
タｒｌＪをロードする。したがってカウンタ１１の出力
ＱＡのみがＨになり、Ｄ／Ａ回路２０の出力信号がｒｌ
Ｊになる。

上記のようにしてＤ／Ａ回路２０の出力信号が階段波形
信号になる（第３図（９）参照）。

ところで、放電期間中（フリップフロップ３５がリセッ
トしている間）、トランジスタ４０は所定規則に従って
オンオフを繰返している。つまり、Ｄ／Ａ回路２０の出
力レベルが一定であるとすると、電流検出抵抗４１から
の信号に応じてコンパレータ３１がＨ信号、Ｌ信号を交
互に出力し、これに応じてトランジスタ４０がオン、オ
フする。

すなわち、抵抗４１に電流が流れていないかまたは少な
ければ、コンパレータ３１がＨ信号を出力し、トランジ
スタ４０がオンし、抵抗４１に大きな電流が流れる。こ
れによって、コンパレータ３１の一人力が大きくなるの
で、コンパレータ′３１がＬ信号を出力し、トランジス
タ４０がオフする。これによって抵抗４１に電流が流れ
なくなるので、コンパレータ３１がＨ信号を出力し、ト
ランジスタがオンし、抵抗４１に電流が流れる。

これらの動作を繰返すことによって一定周波数（所定パ
ルス幅）のパルスがトランジスタ４０のベースに供給さ
れる。

上記説明は、Ｄ／Ａ回路２０の出力レベルが一定である
場合のものであるが、Ｄ／Ａ回路２０の出力が大きくな
れば、単位時間当たりにコンパレータ３１がＨ信号を出
力する期間が長くなり（つまりデユーティ比が大きくな
り）、単位時間当たりにトランジスタ４０がオンする時
間が長くなる。つまり、トランジスタ４０と電流検出抵
抗４１とコンパレータ３１とによって、チ重ツバ回路が
形成され、またそのデユーティ比を制御する回路として
、電流波形コントローラ１０とＤ／Ａ回路２０とが機能
する。

第４図は、上記実施例における全体の動作を示すタイム
チャートである。

第４図（４）は上記実施例におけるＤ／Ａ回路２０の出
力が階段波形であることを示し、第４図（５）は、上記
の場合に、放電電流が階段状に増加している状態を示し
ている。同図（５）においては、ｔｌ、ｔ２、ｔ３にお
ける放電電流の立ち上がりが急峻であるので加工速度が
速く、また電極の消耗が小さい。

第５図は１本発明の他の実施例における電流波形コント
ローラ１０の動作を主に示すタイムチャートである。

第６図は、上記能の実施例における全体の動作を示すタ
イムチャートである。

この実施例は、初期値ＩＰデータの値と最終ＩＰデータ
の値とを等しくする（ともに「３」に設定する）ことに
よって、１つの放電期間における全体の放電電流波形を
ほぼ矩形波した例である。

したがって、カウンタ１１は、−旦、初期ＩＰデータを
取込むと、コンパレータ１２が直ちにＡ＝Ｂ信号（一致
信号）を出力するので、ＡＮＤ回路１５が閉じ、カウン
タ１１がカウントアツプされることがない、このために
、電流波形コントローラ１０は、常に同じデータ（初期
ＩＰデータ、最終ＩＰデータ、つまり「３」）を出力す
る。

この場合、第６図（５）に示すように、放電電流は、ｔ
ｌにおいてその立ち上がりが急峻となる。この場合、放
電期間を短くすれば（たとえば１−１０１ＬＳＥＣ）、
電極の消耗が大きいが、加工速度が速く、仕上がりが良
好になる。

なお、上記トランジスタ４０の代りにＦＥＴ等の他のス
イッチング素子を使用してもよい、また、上記実施例に
おいては、分周回路１４における分周比を１としたが、
１／２、ｌ／４等の他の分周比を使用してもよく、これ
によって階段波形信号の各段における長さ（＠）を所望
の値に変えることができる。

［発明の効果］ 本発明によれば、電極の消耗が少なくしかも加工速度が
速いという効果を奏する。

【図面の簡単な説明】

第１図は１本発明の一実施例を示す回路図である。 第２図は、上記実施例における電流波形コントローラ１
０の一例を示す回路図である。 第３図は、上記実施例において電流波形コントローラ１
０の動作を主に示すフローチャートである。 第４図は、上記実施例における全体の動作を示すタイム
チャートである。 ｌＯ・・・電流波形コントローラ。 ２０・・・Ｄ／Ａ回路、 １１・・・カウンタ、 １２．３１．３３・・・コンパレータ。 ４０・・・トランジスタ。 ４１・・・電流検出抵抗、 ５０・・・ギヤー２プ。 ６０・・・電源。 特許出願人　　株式会社ソディック 同代理人 用久保 新 第１図 第６図 ｔｌ

Claims (3)

【特許請求の範囲】
1. （１）階段波形信号を発生する階段波形信号発生手段と
   ； １つの放電期間内でオン、オフを繰り返してギャップへ
   の放電電流の供給を制御するスイッチング手段であって
   、上記階段波形信号の値が大きい部分程、デューティ比
   を大きくしてスイッチングするスイッチング手段と； を有することを特徴とする型彫放電加工機用電源装置。
2. （２）階段波形信号を発生する階段波形信号発生手段と
   ； １つの放電期間内でオン、オフを繰り返してギャップへ
   の放電電流の供給を制御するスイッチング手段であって
   、上記階段波形信号の値が大きい部分程、デューティ比
   を大きくしてスイッチングするスイッチング手段と； １つの放電期間全体における放電電流波形を、矩形波状
   の放電電流に制御する制御手段と；を有することを特徴
   とする型彫放電加工機用電源装置。
3. （３）請求項（１）または（２）において、上記スイッ
   チング手段は、検出した放電電流と上記階段波形信号と
   を比較し、上記階段波形信号の値が大きい部分程、デュ
   ーティ比を大きくしてスイッチングするものであること
   を特徴とする型彫放電加工機用電源装置。