JPH02126341A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPH02126341A JPH02126341A JP63279721A JP27972188A JPH02126341A JP H02126341 A JPH02126341 A JP H02126341A JP 63279721 A JP63279721 A JP 63279721A JP 27972188 A JP27972188 A JP 27972188A JP H02126341 A JPH02126341 A JP H02126341A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- trap
- register
- mask
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は中央処理装置に関し、特に命令コードの実行状
態を確認する場合、トラップ信号を発生して確認する構
成の情報処理装置の中央処理装置に関する。
態を確認する場合、トラップ信号を発生して確認する構
成の情報処理装置の中央処理装置に関する。
従来、この種の中央処理装置においては、特定の命令コ
ードの実行状態を確認する場合、すべての命令実行終了
ごとにトラップ信号を発生させ、トラップ処理プログラ
ムにおいて次に実行する命令の命令コードをソフトウェ
アで確認していた。
ードの実行状態を確認する場合、すべての命令実行終了
ごとにトラップ信号を発生させ、トラップ処理プログラ
ムにおいて次に実行する命令の命令コードをソフトウェ
アで確認していた。
上述した従来の中央処理装置は、各命令の実行終了のた
びにトラップを発生させてソフトウェアで命令コードを
確認する構成となっているので、動作速度が遅くなると
いう欠点がある。
びにトラップを発生させてソフトウェアで命令コードを
確認する構成となっているので、動作速度が遅くなると
いう欠点がある。
本発明の目的は、動作を高速化することができる中央処
理装置を提供することにある。
理装置を提供することにある。
本発明の中央処理装置は、命令の命令コード及びアドレ
スフィールドのうちの少なくとも命令コードを格納する
命令レジスタを備え前記命令を解読してデコード済命令
情報を出力する命令デコード部と、前記デコード済命令
情報に従って前記命令を実行し、かつ前記命令レジスタ
の出力信号と同一ビット数をもちトラップを発生させる
ための特定のパターンのトラップ命令信号とこのトラッ
プ命令信号と同一ビット数をもちこれら各ビットごとに
マスク指定を行う命令マスク信号とを出力し、トラップ
信号が入力されるとトラップ処理を行う命令実行部と、
この命令実行部からのトラップ命令信号及び命令マスク
信号をそれぞれ対応して格納するトラップ命令レジスタ
及び命令マスクレジスタと、前記命令レジスタ、命令マ
スクレジスタ及びトラップ命令レジスタの出力信号を入
力して前記命令レジスタ及びトラップ命令レジスタの出
力信号を対応する各ビットごとに比較し、前記命令マス
ク信号の対応するビットによりマスクされない前記各ビ
ットごとの比較結果がすべて一致しなとき前記トラップ
信号を出力するマスク付比較器とを有している。
スフィールドのうちの少なくとも命令コードを格納する
命令レジスタを備え前記命令を解読してデコード済命令
情報を出力する命令デコード部と、前記デコード済命令
情報に従って前記命令を実行し、かつ前記命令レジスタ
の出力信号と同一ビット数をもちトラップを発生させる
ための特定のパターンのトラップ命令信号とこのトラッ
プ命令信号と同一ビット数をもちこれら各ビットごとに
マスク指定を行う命令マスク信号とを出力し、トラップ
信号が入力されるとトラップ処理を行う命令実行部と、
この命令実行部からのトラップ命令信号及び命令マスク
信号をそれぞれ対応して格納するトラップ命令レジスタ
及び命令マスクレジスタと、前記命令レジスタ、命令マ
スクレジスタ及びトラップ命令レジスタの出力信号を入
力して前記命令レジスタ及びトラップ命令レジスタの出
力信号を対応する各ビットごとに比較し、前記命令マス
ク信号の対応するビットによりマスクされない前記各ビ
ットごとの比較結果がすべて一致しなとき前記トラップ
信号を出力するマスク付比較器とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示すブロック図である
。
。
この実施例は、命令ＩＮＳの命令コード及びアドレスフ
ィールドのうちの命令コードを格納する命令コードレジ
スタ１１を備え、命令ＩＮＳを解読してデコード済命令
情報ＤＩＮＳを出力する命令デコード部１と、デコード
済命令情報ＤＩＮＳに従って命令ＩＮＳを実行し、かつ
命令コードレジスタ１１の出力信号と同一ビット数をも
ちトラップを発生させるための特定のパターンのトラッ
プ命令信号ＴＩとこのトラップ命令信号ＴＩと同一ビッ
ト数をもちこれら各ビットごとにマスク指定を行う命令
マスク信号ＩＭとを出力し、トラップ信号ＴＲが入力さ
れるとトラップ処理を行う命令実行部２と、命令マスク
信号ＩＭを入力して格納し出力する命令マスクレジスタ
３と、トラップ命令信号ＴＩを入力して格納し出力する
トラップ命令レジスタ４と、命令レジスタ１１．命令マ
スクレジスタ３及びトラップ命令レジスタ４の出力信号
ＩＣ，ＩＭ、ＴＩを入力して命令レジスタ１１及びトラ
ップ命令レジスタ４の出力信号ＩＣ，ＴＩを対応する各
ビットごとに比較し、命令マスク信号ＩＭの対応するビ
ットによりマスクされないこれら各ビットごとの比較結
果がすべて一致したときトラップ信号ＴＲを出力するマ
スク付比較器５とを有する構成となっている。
ィールドのうちの命令コードを格納する命令コードレジ
スタ１１を備え、命令ＩＮＳを解読してデコード済命令
情報ＤＩＮＳを出力する命令デコード部１と、デコード
済命令情報ＤＩＮＳに従って命令ＩＮＳを実行し、かつ
命令コードレジスタ１１の出力信号と同一ビット数をも
ちトラップを発生させるための特定のパターンのトラッ
プ命令信号ＴＩとこのトラップ命令信号ＴＩと同一ビッ
ト数をもちこれら各ビットごとにマスク指定を行う命令
マスク信号ＩＭとを出力し、トラップ信号ＴＲが入力さ
れるとトラップ処理を行う命令実行部２と、命令マスク
信号ＩＭを入力して格納し出力する命令マスクレジスタ
３と、トラップ命令信号ＴＩを入力して格納し出力する
トラップ命令レジスタ４と、命令レジスタ１１．命令マ
スクレジスタ３及びトラップ命令レジスタ４の出力信号
ＩＣ，ＩＭ、ＴＩを入力して命令レジスタ１１及びトラ
ップ命令レジスタ４の出力信号ＩＣ，ＴＩを対応する各
ビットごとに比較し、命令マスク信号ＩＭの対応するビ
ットによりマスクされないこれら各ビットごとの比較結
果がすべて一致したときトラップ信号ＴＲを出力するマ
スク付比較器５とを有する構成となっている。
次に、この実施例の動作について説明する。
命令デコード部１は、命令コードＩＣを命令コードレジ
スタに格納してデコードし、デコード済命令情報ＤＩＮ
Ｓを命令実行部２へ通知する。
スタに格納してデコードし、デコード済命令情報ＤＩＮ
Ｓを命令実行部２へ通知する。
命令実行部２は、デコード済命令情報ＤＩＮＳに基づい
て命令ＩＮＳを実行するほかに、トラップ命令レジスタ
４及び命令マスクレジスタ３への値の設定も行う。
て命令ＩＮＳを実行するほかに、トラップ命令レジスタ
４及び命令マスクレジスタ３への値の設定も行う。
あらかじめ特別な命令の実行によりトラップ命令レジス
タ４及び命令マスクレジスタ３へ値を設定しておき、命
令コードレジスタ１１に格納された命令コードＩＣがマ
スク付比較器５によりトラップ命令信号ＴＩと比較され
る。このマスク付比較の結果がすべて一致するとトラッ
プ信号ＴＲによって命令実行部２にトラップが通知され
、命令実行部２はただちにトラップ処理を開始する。
タ４及び命令マスクレジスタ３へ値を設定しておき、命
令コードレジスタ１１に格納された命令コードＩＣがマ
スク付比較器５によりトラップ命令信号ＴＩと比較され
る。このマスク付比較の結果がすべて一致するとトラッ
プ信号ＴＲによって命令実行部２にトラップが通知され
、命令実行部２はただちにトラップ処理を開始する。
なお、トラップ命令レジスタ４．命令マスクレジスタ３
及びマスク付比較器５の組を複数用いることで、異なる
複数の命令コードを同時にチエツクすることができる。
及びマスク付比較器５の組を複数用いることで、異なる
複数の命令コードを同時にチエツクすることができる。
第２図はこの実施例のマスク付比較器５の具体的な回路
を示した回路図であり、命令マスク信号ＩＭＯ〜ＩＭｎ
のビットの値が“Ｏｎに対応するビット位置について命
令コードＩＣＯ〜ＩＣｎとトラップ命令信号ＴＩＯ〜Ｔ
Ｉｎとを比較して一致するか否かを検出する。すなわち
、命令マスク信号ＩＭＯ〜ＩＭｎでマスクされていない
部分について比較が行なわれる。
を示した回路図であり、命令マスク信号ＩＭＯ〜ＩＭｎ
のビットの値が“Ｏｎに対応するビット位置について命
令コードＩＣＯ〜ＩＣｎとトラップ命令信号ＴＩＯ〜Ｔ
Ｉｎとを比較して一致するか否かを検出する。すなわち
、命令マスク信号ＩＭＯ〜ＩＭｎでマスクされていない
部分について比較が行なわれる。
第３図は本発明の第２の実施例を示すブロック図である
。
。
この実施例は、命令コートレジスタ１１の他に、アドレ
スフィールドレジスタ１２を命令デコード部ＩＡに設け
たものである。
スフィールドレジスタ１２を命令デコード部ＩＡに設け
たものである。
アドレスフィールドレジスタ１２は命令デコード部ＩＡ
が命令をデコードする時に、命令のうちオペランドの指
定を行うアドレスフィールドを格納するレジスタである
。
が命令をデコードする時に、命令のうちオペランドの指
定を行うアドレスフィールドを格納するレジスタである
。
この実施例においては、トラップ命令レジスタ４、命令
マスクレジスタ３及びマスク付比較器５のビット長は命
令コードＩＣとアドレスフィールドＡＦのビット長の合
計に等しい。
マスクレジスタ３及びマスク付比較器５のビット長は命
令コードＩＣとアドレスフィールドＡＦのビット長の合
計に等しい。
すなわち命令コードＩＣとアドレスフィールドＡＦとを
同時にマスク付比較してトラップを発生させることがで
きる。また、マスクの値に応じては、命令コードＩＣに
無関係にアドレスフィールドＡＰでのみトラップを発生
させることもできる。
同時にマスク付比較してトラップを発生させることがで
きる。また、マスクの値に応じては、命令コードＩＣに
無関係にアドレスフィールドＡＰでのみトラップを発生
させることもできる。
以上説明したように本発明は、ビットごとにマスク指定
して特定の命令が検出されたときトラップ処理を行う構
成とすることにより、従来のようにすべての命令実行終
了ごとにトラップ処理しなくて済むので、動作を大幅に
高速化することができる効果がある。
して特定の命令が検出されたときトラップ処理を行う構
成とすることにより、従来のようにすべての命令実行終
了ごとにトラップ処理しなくて済むので、動作を大幅に
高速化することができる効果がある。
第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示された実施例のマスク付比較器の具体的
な回路図、第３図は本発明の第２の実施例を示すブロッ
ク図である。 １、ＩＡ・・・命令デコード部、２・・・命令実行部、
３・・・命令マスクレジスタ、４・・・トラップ命令レ
ジスタ、５・・・マスク付比較器、１１・・・命令コー
ドレジスタ、１２・・・アドレスフィールドレジスタ、
Ｇｌｌ〜Ｇ、ｆｌ、 Ｇ２．〜ａ２Ｉｌ、 Ｇ３・・・
ゲート回路。 鼻譲
図は第１図に示された実施例のマスク付比較器の具体的
な回路図、第３図は本発明の第２の実施例を示すブロッ
ク図である。 １、ＩＡ・・・命令デコード部、２・・・命令実行部、
３・・・命令マスクレジスタ、４・・・トラップ命令レ
ジスタ、５・・・マスク付比較器、１１・・・命令コー
ドレジスタ、１２・・・アドレスフィールドレジスタ、
Ｇｌｌ〜Ｇ、ｆｌ、 Ｇ２．〜ａ２Ｉｌ、 Ｇ３・・・
ゲート回路。 鼻譲
Claims (1)
- 命令の命令コード及びアドレスフィールドのうちの少
なくとも命令コードを格納する命令レジスタを備え前記
命令を解読してデコード済命令情報を出力する命令デコ
ード部と、前記デコード済命令情報に従って前記命令を
実行し、かつ前記命令レジスタの出力信号と同一ビット
数をもちトラップを発生させるための特定のパターンの
トラップ命令信号とこのトラップ命令信号と同一ビット
数をもちこれら各ビットごとにマスク指定を行う命令マ
スク信号とを出力し、トラップ信号が入力されるとトラ
ップ処理を行う命令実行部と、この命令実行部からのト
ラップ命令信号及び命令マスク信号をそれぞれ対応して
格納するトラップ命令レジスタ及び命令マスクレジスタ
と、前記命令レジスタ、命令マスクレジスタ及びトラッ
プ命令レジスタの出力信号を入力して前記命令レジスタ
及びトラップ命令レジスタの出力信号を対応する各ビッ
トごとに比較し、前記命令マスク信号の対応するビット
によりマスクされない前記各ビットごとの比較結果がす
べて一致したとき前記トラップ信号を出力するマスク付
比較器とを有することを特徴とする中央処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279721A JPH02126341A (ja) | 1988-11-04 | 1988-11-04 | 中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63279721A JPH02126341A (ja) | 1988-11-04 | 1988-11-04 | 中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02126341A true JPH02126341A (ja) | 1990-05-15 |
Family
ID=17614952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63279721A Pending JPH02126341A (ja) | 1988-11-04 | 1988-11-04 | 中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02126341A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05173837A (ja) * | 1991-04-02 | 1993-07-13 | Motorola Inc | オペランド内の情報のスタティックおよびダイナミック・マスキングを兼ね備えるデータ処理システム |
| JPH05282161A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 情報処理装置 |
-
1988
- 1988-11-04 JP JP63279721A patent/JPH02126341A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05173837A (ja) * | 1991-04-02 | 1993-07-13 | Motorola Inc | オペランド内の情報のスタティックおよびダイナミック・マスキングを兼ね備えるデータ処理システム |
| JPH05282161A (ja) * | 1992-03-31 | 1993-10-29 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181942A (en) | Program branching method and apparatus | |
| JP2005317023A (ja) | データ処理装置のブレークポイント論理ユニット、デバッグ論理、およびブレークポイントの方法 | |
| KR910010301A (ko) | 명령 지정방법 및 실행장치 | |
| US5253349A (en) | Decreasing processing time for type 1 dyadic instructions | |
| US5724572A (en) | Method and apparatus for processing null terminated character strings | |
| US4831572A (en) | Polynomial vector arithmetic operation control system | |
| KR940001268B1 (ko) | 가변길이의 각 명령에 대하여 지시된 미정의 어드레싱의 감사기능을 가지는 데이타 프로세서 | |
| US20080270759A1 (en) | Computer Having Dynamically-Changeable Instruction Set in Real Time | |
| US5860155A (en) | Instruction decoding mechanism for reducing execution time by earlier detection and replacement of indirect addresses with direct addresses | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| US9582619B1 (en) | Simulation of a circuit design block using pattern matching | |
| JP2001184209A (ja) | 命令コード復号装置及びその復号方法 | |
| JP3366278B2 (ja) | パイプライン処理の実行メモリエリア制御回路 | |
| JPS62125435A (ja) | マイクロプログラム制御方式 | |
| JP3023959B2 (ja) | 未定義命令検出方式 | |
| JP2671161B2 (ja) | レジスタ干渉チェック方式 | |
| JP3057732B2 (ja) | 情報処理装置 | |
| JP2559924B2 (ja) | プログラマブルコントローラ | |
| JPS58149571A (ja) | 情報処理装置のベクトル演算処理方式 | |
| JPS635433A (ja) | ブランチ制御方式 | |
| JPH04137169A (ja) | 情報処理装置 | |
| JPH08292903A (ja) | 情報処理装置 | |
| JPH04353927A (ja) | マイクロ・プロセッサ | |
| JPS61269744A (ja) | デバグ方式 | |
| JPH03204724A (ja) | マイクロコンピュータ |