JPH02128366A

JPH02128366A - 情報信号再生装置

Info

Publication number: JPH02128366A
Application number: JP63280785A
Authority: JP
Inventors: Tetsushi Kasahara; 哲志笠原; Tomoaki Izumi; 智紹泉
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-11-07
Filing date: 1988-11-07
Publication date: 1990-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、例えばビデオフロッピーレコーダ等により磁
気ディスクに記録された時間軸圧縮音声信号を再生する
情報信号再生装置に関するものである。

従来の技術近年、フィルムを利用したカメラの代わりに、２インチ
のフロッピーディスク（以下ビデオフロッピーと称す）
に静止画を記録するビデオフロッピーレコーダが商品化
されており、今後、静止画と共に音声信号も所定時間記
録する機能が付加され、種々な商品を生み出すことが期
待されている。

以下図面を参照しながら、従来の情報信号再生装置につ
いて説明する。

第４図は時間軸圧縮音声信号を記録再生する装置の一例
としてビデオフロッピー音声記録装置を示すブロック図
、第５図は音声信号の記録フォーマットを示し、第５図
（ａ）はトラックフォーマット、同図（ｂ）はセクタフ
ォーマット、同図（Ｃ）はセクタフォーマットの各期間
を示す図である。また、第６図はビデオフロッピー音声
再生装置のブロック図、第７図は各部の波形を示す図で
ある。

以下、第４図を用いて説明する。

周知の通り、ビデオフロッピー４０は外側から内側に向
かい５０の同心円状のトラックを持ち、各々のトラック
に映像信号（静止画）または音声信号が記録される。ま
た、ビデオフロッピー４０の回転数は３　Ｅｉ　ＯＯｒ
　ｐｍ、　　即ち、ｌ／６０秒で１回転するため、各々
のトラックに映像信号ならば１フイールド、音声信号な
らばｌ／８０秒に時間軸圧縮して記録される。音声信号
の時間軸圧縮比には３２０倍・６４０倍Φ１２８０倍の
３つのモードが用意されており、各々１トラツクに約５
秒・約１０秒・約２０秒の音声信号を記録することが可
能である。

第４図に示すように、音声信号は、入力端子１からロー
パスフィルタ（ＬＰＦ）３０に入力されて帯域制限され
た後、時間軸変換回路３１に入力される。

時間軸変換回路３１は周知であって、アナログの音声信
号をディジタル信号に変換するＡ／Ｄ変換器３２と、デ
ィジタル信号を記憶するメモリ３３と、ディジタル信号
をアナログ信号に変換するＤ／Ａ変換器３４によって構
成される。

時間軸圧縮回路３１に入力された信号は、Ａ／Ｄ変換′
ａ３２によってディジタル信号に変換される。その後、
書き込みクロック周波数ｆｖでメモリ３３に書き込まれ
る。この書き込みが終了した後、読み出しクロック周波
数ｆｒで読み出され、Ｄ／Ａ変換器３４によってアナロ
グ信号に変換する。時間軸変換回路３１の時間軸変換率
Ｋｃは、次式で表される。

Ｋｃ：ｆｗ／ｆｒＫｃ＜１のとき、時間軸変換回路３１は時間軸圧縮回路
として、Ｋｃ＞１のとき、時間軸変換回路３１は時間軸
伸長回路として動作する。

記録時における時間軸変換回路３１は、時間軸圧縮回路
として動作し、ｌ／８０秒に時間軸圧縮された圧縮音声
信号を出力する。この圧縮音声信号は、加算器３５によ
って、コントロールコード及ヒフ１ラグ（スタートフラ
グ及びエンドフラグ）が付加される。その後、プリエン
ファシス回路３６、ＦＭ変調回路３７、記録アンプ３８
を通り、磁気ヘッド３９にてビデオフロッピー４０に記
録される。

次に、音声信号の記録フォーマットを、第５図を用いて
説明する。第５図（ａ）はトラックフォーマットを示す
図である。ＤＳＰとはデータ・スタート・ポイントのこ
とであり従来のＰＧジョーク対応する。圧縮音声信号は
４セクタに分割され、各セクタ間にスペースを挿入して
記録される。同図（ｂ）及び（Ｃ）はセクタフォーマッ
トを示す図である。スタートフラグ及びエンドフラグは
、セクタの始まりと終わりを示し、圧縮音声信号再生時
の時間軸基準となるものである。また、コントロールコ
ードは、音声信号の持つ情報（例えば、対応する映像信
号が記録されたトラック番号、音声圧縮比、この圧縮音
声信号の続きが記録されているトラック番号等）であり
、同一トラックの各セクタには、同一コントロールコー
ドが記録される。

オーバーラツプには前のセクタの圧縮音声信号の最後の
部分と同じ圧縮音声信号が記録されている。

また、第５図（ｂ）ではスタートフラグは正の信号であ
るが、例えば、このセクタに圧縮音声信号が記録されて
いない時は負の信号となる。また、エンドフラグは負の
信号であるが、例えば、このセクタで圧縮音声信号の記
録が終了し、次のセクタに続かない時は正の信号となる
。即ち、この２つのフラグの極性でセクタのタイプを表
す。セクタのタイプには４つあり、タイプ１は同じトラ
ック上で次のセクタに続くタイプ。タイプ２は、次のト
ラックのセクタＯに続くタイプ。タイプ３は、シーケン
スの最後のセクタを、タイプ４は、未使用のセクタを示
す。

以上のフォーマットで記録された圧縮音声信号の再生動
作を第６図を用いて説明する。尚、第６図に於て、第４
図と同一動作をする回路については、同一符号を付した
。

図中、４０はビデオフロッピー　５０は磁気ヘッド、５
１は再生アンプ、５２はＦＭ復調回路、５３はデイエン
ファシス回路である。

３１は先に述べた時間軸変換回路であり、アナログ信号
をディジタル信号に変換するＡ／Ｄ変換器３２と、ディ
ジタル信号を記憶するメモリ３３と、ディジタル信号を
アナログ信号に変換するＤ／Ａ変換器３４によって構成
され、再生時は時間軸伸長回路として動作する。

５４．５５は比較回路であり、５４は正の比較回路、５
５は負の比較回路である。

５６は第１のパルス幅検出回路、５７は第２のパルス幅
検出回路であり、いずれもパルスの幅を検出し、所定幅
以上のパルスが入力されたとき、検出信号を出力するも
のである。

５８は正フラグエツジ検出回路であり、第１のパルス幅
検出回路５６より検出信号が入力されたときに入力され
ている正の比較回路５４の出力信号の立ち下がりエツジ
を検出するものである。また、５９は負フラグエツジ検
出回路であり、第２のパルス幅検出回路５７より検出信
号が入力されたときに入力されている負の比較回路５５
の出力信号の立ち下がりエツジを検出するものである。

６０はメモリ駆動用のメモリ書き込み信号を出力するメ
モＩＪ　４１き込み信号生成回路である。メモリ書き込
み信号が、ローレベル信号時はメモリが書き込み状態、
ハイレベル信号時は書き込み停止状態を示す。

次に、この第６図の回路動作を第７図の波形図（ａ）〜
（ｈ）を参照しつつ説明する。

再生時、磁気ヘッド５０の出力は、再生アンプ５１を通
り、ＦＭ復調回路５２によって周波数復調される。その
後、デイエンファシス回路５３を通った再生波形（ａ）
は正の比較回路５４、負の比較回路５５及び時間軸変換
回路３１に入力される。

正の比較回路５４及び負の比較回路５５の出力は、それ
ぞれ（ｂ）及び（ｅ）となる。尚、（ａ）中のｓｌを及
びｓｌｅは、正の比較回路５４及び負の比較回路５５の
スレシ日ルドレベルを示す。

正の比較回路５４の出力（ｂ）は、第１のパルス幅検出
回路５６及び正フラグエツジ検出回路５８に入力される
。また、負の比較回路５５の出力（ｅ）は、第２のパル
ス幅検出回路５７及び負フラグエツジ検出回路５９に入
力される。

第１のパルス幅検出回路５６及び第２のパルス幅検出回
路５７はパルス幅を判別し、フラグを検出するものであ
る。フラグは第５図に示す様に約１２５μＳｅｃに設定
されており、いずれも例えば検出するパルス幅を１００
μＳｅｃと設定すれば、（ａ）のような正のスタートフ
ラグが正の比較回路５４に入力された場合、フラグの前
半１ｏ。

μＳｅｃ経過したところで第１のパルス幅検出回路５６
が正フラグであると検出し、検出信号（Ｃ）を出力する
。同様に、（ａ）のような負のエンドフラグが負の比較
回路５５に入力された場合、フラグの前半１００μｓｅ
ｃ経過したところで第２のパルス幅検出回路５７が負フ
ラグであると検出し、検出信号（ｆ）を出力する。

正フラグエツジ検出回路５８は、第１のパルス幅検出回
路５６の出力信号（ｃ）と正の比較回路５４の出力信号
（ｂ）を入力とし、第１のパルス幅検出回路５６の出力
信号（Ｃ）が入力されたときに入力されている正の比較
回路５４の出力信号（ｂ）の立ち下がりエツジを検出し
、正フラグエツジ検出信号（ｄ）を出力する。

この場合、正フラグエツジ検出信号（ｆ）の後エツジは
、スタートフラグの後エツジに一致する。

同様にして、負フラグエツジ検出回路５９は、第２のパ
ルス幅検出回路５７の出力信号（ｆ）と負の比較回路５
５の出力信号（ｅ）を入力とし、第２のパルス幅検出回
路５７の出力信号（ｆ）が入力されたときに入力されて
いる負の比較回路５５の出力信号（ｅ）の立ち下がりエ
ツジを検出し、負フラグエツジ検出信号（ｇ）を出力す
る。この場合、負フラグエツジ検出信号（ｇ）の後エツ
ジは、エンドフラグの後エツジに一致する。

メモリ書き込み信号生成回路８０は、正フラグエツジ検
出信号（ｄ）と負フラグエツジ検出信号（ｇ）を入力と
し、スタートフラグ検出後、フラグのエツジを時間軸基
準にして、圧縮音声信号をメモリに書き込むメモリ書き
込み信号（ｈ）を出力する。

一方、時間軸変換回路３１に入力された信号（ａ）は、
Ａ／Ｄ変換器３２によってディジタル信号に変換される
。そして、メモリ書き込み信号（ｈ）が出力されている
間書き込みクロック周波数ｆｖでメモリ３３に書き込ま
れる。この書き込みが終了した後、読み出しクロック周
波数ｆｒで読み出され、Ｄ／Ａ変換器３４によってアナ
ログ音声信号に変換される。

発明が解決しようとする課題しかしながら、上記の従来の構成では、比較回路の出力
信号のうちで所定幅以上の幅を持った７Ｎｌｌルスが、
パルス幅検出回路に入力されて初めてフラグと判別され
る。このために、ビデオフロッピーの傷、ヘッドの再生
ミス、ノイズ等により復調信号が乱れ、比較回路の出力
のフラグに短い欠落が生じた場合、フラグのパルス幅が
所定の長さに達しないために、フラグと判別されず、再
生処理が行われないという課題ををしていた。

本発明は、上記従来の課題を解決するものであり、フラ
グに短い欠落が生じてもフラグ検出が可能な優れた情報
信号再生装置を提供することを目的とする。

課題を解決するための手段上記課題を解決するために本発明の情報信号再生装置は
、ある所定区間正または負が続くようなスタートフラグ
を始端側に付加した情報信号が、変調記録されるセクタ
領域を有する媒体と、前記セクタ領域に記録された情報
信号の復調信号を得る復調手段と、ｎＩＩ記復調手段の
出力を入力とし、前記復調手段の出力とある所定レベル
とを大小比較し、その大小に応じて正または負の信号を
出力する比較手段と、前記比較手段の出力を入力とし、
所定時間遅延して出力する遅延手段と、前記比較手段の
出力と前記遅延手段の出力を入力とし、両人力の論理和
をとる加算手段と、前記加算手段の出力と前記比較手段
の出力を入力とし、前記加算手段の出力の所定幅以上の
信号をスタートフラグと見なし、そのときに入力されて
いる前記比較手段の出力信号の後エツジを検出するフラ
グエツジ検出手段と、前記フラグエツジ検出手段によっ
て検出されたエツジを時間軸基準にして、前記復調手段
の出力から情報信号を抜き取るゲート信号を生成し出力
する抜取りゲート信号生成手段と、前記抜取りゲート信
号により前記復調手段の出力から情報信号を抜き取り再
生処理する再生処理手段とを、備えたものである。

作用本発明は上記の構成により、ビデオフロッピーの傷、ヘ
ッドの再生ミス、ノイズ等により復調信号が乱れフラグ
に短い欠落が生じた場合も、フラグのパルス幅を判別す
る加算手段の出力は欠落のない信号となる。このために
、フラグに短い欠落が生じてものフラグ検出が可能とな
る。

実施例以下図面を参照しながら、本発明の一実施例について説
明する。

第１図は本発明の一実施例のビデオフロッピー音声再生
装置のブロック図である。尚、第１図に於て、第４図及
び第６図と同一動作をする回路については、同一符号を
付した。

１０は第１の遅延回路、１１は第２の遅延回路であり、
いずれも遅延時間りの遅延回路である。

１２．１３は加算回路であり、第１の加算回路１２は正
の比較回路５４の出力と第１の遅延回路１０の出力の論
理和をとる加算回路、第２の加算回路１３は負の比較回
路５５の出力と第２の遅延回路１１の出力の論理和をと
る加算回路である。

６０はメモリ駆動用のメモリ書き込み信号を出力するメ
モリ書き込み信号生成回路である。メモリ書き込み信号
が、ローレベル信号時はメモリが書き込み状態、ハイレ
ベル信号時は書き込み停止状態を示す。

次に、この第１図の回路動作を第２図の波形図（ａ）〜
（１）を参照しつつ説明する。

正の比較回路５４及び負の比較回路５５の出力は、それ
ぞれ（ｂ）及び（ｇ）となる。尚、（ａ）中のｓｌｌ及
びＳＩ２は、正の比較回路５４及び負の比較回路５５の
スレシロルドレベルを示す。

第１の遅延回路１０は、正の比較回路５４の出力（ｂ）
を入力とし、遅延時間Ｄ（例えば１０μ５ｅｃ）だけ遅
延させ、信号（Ｃ）を第１の加算回路１２に出力する。

尚、ここでは遅延時間りを１０μｓｅｃとしたが、その
システムの主要因となる欠落幅より長く遅延させれば良
い。

第１の加算回路１２は、第１の遅延回路１０と正の比較
回路５４の出力を入力とし、二つの入力の論理和を行い
、第１のパルス幅検出回路５６に出力する。

一方、第２の遅延回路１１は、負の比較回路５５の出力
（ｇ）を入力とし、遅延時間りだけ遅延させ、信号（ｈ
）を第２の加算回路１３に出力する。

第２の加算回路１３は、第２の遅延回路１１と負の比較
回路５５の出力を入力とし、二つの入力の論理和を行い
、第２のパルス幅検出回路５７に出力する。

第１のパルス幅検出回路５６及び第２のパルス幅検出回
路５７は、パルス幅を判別し、フラグを検出するもので
ある。フラグは第５図に示す様に約１２５μｓｅｃに設
定されており、いずれも例えば検出するパルス幅を１０
０μｓｅｃと設定すれば、（ａ）のような正のスタート
フラグが正の比較回路５４に人力された場合、フラグの
前半１００μｓｅｃ経過したところで、第１のフラグ幅
検出回路５６が正フラグであると検出し、検出信号（ｅ
）を出力する。同様に、（ａ）のような負のエンドフラ
グが負の比較回路５５に入力された場合、フラグの前半
１００μＳｅＧ経過したところで、第２のフラグ幅検出
回路５７が負フラグであると検出し、検出信号（ｊ）を
出力する。

正フラグエツジ検出回路５８は、第１のパルス幅検出回
路５６の出力信号（ｅ）と正の比較回路５４の出力信号
（ｂ）を入力とし、第１のパルス幅検出回路５６の出力
信号（ｅ）が入力されたときに入力されている正の比較
回路５４の出力信号（ｂ）の立ち下がりエツジを検出し
、正フラグエツジ検出信号（ｆ）を出力する。この場合
、パルス幅の判別は第１の加算回路の出力（ｄ）より行
っているが、エツジは正の比較回路の出力信号（ｂ）の
エツジを検出しているために、正フラグエツジ検出信号
（ｆ）の後エツジは、スタートフラグの後エツジに一致
する。

同様にして、負フラグエツジ検出回路５９は、第２のパ
ルス幅検出回路５７の出力信号（ｊ）と負の比較回路５
５の出力信号（ｇ）を入力とし、第２のパルス幅検出回
路５７の出力信号（ｊ）が入力されたときに入力されて
いる負の比較回路５５の出力信号（ｇ）の立ち下がりエ
ツジを検出し、負フラグエッジ検出信号（ｋ）を出力す
る。この場合、パルス幅の判別は第２の加算回路の出力
（ｊ）より行っているが、エツジは負の比較回路の出力
信号（ｇ）のエツジを検出しているために、負フラグエ
ツジ検出信号（ｋ）の後エツジは、エンドフラグの後エ
ツジに一致する。

メモリ書き込み信号生成回路６０は、正フラグエツジ検
出信号（ｆ）と負フラグエツジ検出信号（ｋ）を入力と
し、スタートフラグ検出後、フラグのエツジを時間軸基
準にして、圧縮音声信号をメモリに書き込むメモリ書き
込み信号（１）を出力する。

一方、時間軸変換回路３１に入力された信号（ａ）は、
Ａ／Ｄ変換器３２によってディジタル信号に変換される
。そして、メモリ書き込み信号（１）が出力されている
開会き込みクロック周波数ｆｗでメモリ３３に書き込ま
れる。この書き込みが終了した後、読み出しクロック周
波数ｆｒで読み出され、Ｄ／Ａ変換器３４によってアナ
ログ音声信号に変換される。

次に、ビデオフロッピー４０の傷、ヘッドの再生ミス、
ノイズ等によりフラグに欠落が生じた場合にも、再生可
能であることを、第３図の波形図を参照して説明する。

第３図の（ａ）〜（ｆ）は、第２図と同様、第１図の（
ａ）〜（ｆ）に一致する。

第３図は、スタートフラグ部に２カ所の欠落が生じてい
る場合を例にあげている。デイエンファシス回路５３の
出力（ａ）は、正の比較回路５４によって（ｂ）のよう
にスタートフラグの２カ所に欠落の生じた出力波形とな
る。

その後、第１の遅延回路１０により、遅延時間りだけ遅
延され、信号（Ｃ）のようになる。信号（Ｃ）は正の比
較回路５４の出力を単純に遅延させたものであるから、
フラグ部の欠落は残る。

しかし、第１の加算回路１２が、第１の遅延回路１０の
出力（Ｃ）と正の比較回路５４の出力（ｂ）の論理和を
行うことにより、第１のパルス幅検出回路５８の入力信
号は（ｄ）のように、欠落のない完全なパルスとして再
現される。

よって、（ａ）のように正のスタートフラグが入力され
た場合には、フラグの立ち上がりより１゜０μｓｅｃ経
過したところで、第１のフラグ幅検出回路５６が正フラ
グであると検出し、検出信号（ｅ）を出力する。

正フラグエツジ検出回路５８は、第１のパルス幅検出回
路５６の出方信号（ｅ）が入力されたときに入力されて
いる正の比較回路５４の出方信号（ｂ）の立ち下がりエ
ツジを検出し、正フラグエツジ検出信号（ｆ）を出力す
る。

第３図では、特にスタートフラグについて述べたが、エ
ンドフラグについても同様に検出可能である。

尚、実施例において、１２及び１３は加算回路と述べた
が、働きとしては単に論理和であり、ＯＲゲート等のゲ
ート−つで実現可能である。また、１０及び１１は遅延
回路と述べたが、特に精度を必要とせず、容易に実現可
能である。従来の構成に簡単な回路を付加するだけで、
飛開的にフラグの検出が確実になる。

発明の効果本発明は上記実施例より明らかなように、パルス幅の判
別を、比較回路の出力と所定時間遅延させた比較回路の
出力を入力とする加算回路の出力より行い、更にフラグ
のエツジは比較回路の出力より直接検出することにより
、フラグに多少の欠落があっても誤検出が少なく、且つ
正確なフラグ検出が可能となり、その実用的効果は大き
い。

【図面の簡単な説明】

第１図は本発明の一実施例におけるビデオフロッピーの
音声信号再生装置のブロック図、第２図及び第３図は同
装置の各部の波形目、第４図及び第５図はビデオフロッ
ピーの音声信号の記録を説明するものであり、第４図は
記録装置の一例を示すブロック図、第５図はフォーマッ
トを栢困、第６図は従来のビデオフロッピーの音声再生
装置の一例を示すブロック図、第７図はその各部の波形
図である。１０．１１・・・遅延回路、　　１２．１３・・・加算
回路、　　３１・・・時間軸変換回路、　　４ｏ・・・
磁気ディスク、　　５０・・・磁気ヘッド、　　５１・
・・再生アンプ、５２・・・ＦＭ復調回路、　　５３・
・・ディエンファシス回路、　　５４．５５・・・比較
回路、　　５６．５７・・・パルス幅検出回路、　　５
８．５９・・・フラグエツジ検出回路、　　６０・・・
メモリ書き込み信号生成回路。代理人の氏名　弁理士　粟野　重孝　はが１８第図（Ｊｌ）第図（干う第図

Claims

【特許請求の範囲】

ある所定区間正または負が続くスタートフラグを始端側
に付加した情報信号が変調記録されるセクタ領域を有す
る媒体と、前記セクタ領域に記録された情報信号の復調
信号を得る復調手段と、前記復調手段の出力を入力とし
、前記復調手段の出力とある所定レベルとを大小比較し
、その大小に応じて正または負の信号を出力する比較手
段と、前記比較手段の出力を入力とし、所定時間遅延し
て出力する遅延手段と、前記比較手段の出力と前記遅延
手段の出力を入力とし、両入力の論理和をとる加算手段
と、前記加算手段の出力と前記比較手段の出力を入力と
し、前記加算手段の出力の所定幅以上の信号をスタート
フラグと見なし、そのときに入力されている前記比較手
段の出力信号の後エッジを検出するフラグエッジ検出手
段と、前記フラグエッジ検出手段によって検出されたエ
ッジを時間軸基準にして、前記復調手段の出力から情報
信号を抜き取るゲート信号を生成し出力する抜取りゲー
ト信号生成手段と、前記抜取りゲート信号により前記復
調手段の出力から情報信号を抜き取り再生処理する再生
処理手段とを、備えたことを特徴とする情報信号再生装
置。