JPH02130850A - 半導体ウエーハのマーキング方法 - Google Patents

半導体ウエーハのマーキング方法

Info

Publication number
JPH02130850A
JPH02130850A JP63284733A JP28473388A JPH02130850A JP H02130850 A JPH02130850 A JP H02130850A JP 63284733 A JP63284733 A JP 63284733A JP 28473388 A JP28473388 A JP 28473388A JP H02130850 A JPH02130850 A JP H02130850A
Authority
JP
Japan
Prior art keywords
ingot
flat
semiconductor
sub
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63284733A
Other languages
English (en)
Inventor
Masatomo Shibata
真佐知 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP63284733A priority Critical patent/JPH02130850A/ja
Publication of JPH02130850A publication Critical patent/JPH02130850A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体結晶のインゴットから切り出される半
導体ウェーハのマーキング方法に関する。
[従来の技VP′I] 第3図は従来の半導体ウェーハの平面図で、半導体ウェ
ーハ1には一般に結晶軸の方向を示す主フラット2が設
けられている。
又、主フラット2とは別に、半導体ウェーハ1の表裏を
判別するために副フラット3が設けられる場合もある。
しかし、従来、半導体ウェーハの製作段階において、半
導体・ウェーハが切り出されたインゴットの切断部位を
特定できるようなマーキングは施されていなかった。
[発明が解決しようとする課題] 半導体結晶はインゴットごとに特性のバラツキがあるた
め、半導体ウェーハをすべて同一のインボッ1〜から取
得づるように要求されることが多い。
又、同一のインゴット内でも結晶のシート側とテイル側
で特性が変わるためシート側からの切断部位を特定する
ため個々の半導体ウェーハにシリーズ番りを付与する必
要があった。
従来、半導体ウェーハを梱包する旧、容器に上記シリー
ズ番号によるウェーハ番号を記入していたが、容器から
半導体ウェーハを取り出すと、これを判別することはで
きなかった。
一方、半導体ウェーハの表面にレーザ光を使ってウェー
ハ番号を記入することも行われてきたが、手間がかかる
上、マーキング前に順序を混同すると判別できなくなる
恐れがあった。
更に、半導体ウェーハを研磨、洗浄する際には、同時に
多数枚を処理することが多いが、ウェーハ番号が個々に
マーキングされてないと、半導体ウェーハが混ざって個
々の判別ができなくなることが多い。
本発明は、簡単な方法により容易に半導体ウェーハのウ
ェーハ番号及び表裏を判別することができ、個々の半導
体ウェーハを識別することができる半導体ウェーハのマ
ーキング方法を提供することを目的とする。
[問題点を解決するための手段] 本発明では、結晶軸の方向を示す主フラットを形成する
主切欠部を設けた柱状の半導体結晶のインゴットのシー
ト側から外周に沿って螺旋状にbjlフラットを形成す
る副切欠部を設け、上記インゴットをスライスして半導
体ウェーハを切り出し、上記主切欠部により上記半導体
ウェーハにマーキングされた主フラットと上記切欠部に
より上記半導体ウェーハにマーキングされた上記副フラ
ットの距離により上記半導体ウェーハが切り出された上
記インゴットの切断部位を特定するようにしたことを特
徴とする。
[作  用] 本発明では、半導体ウェーハにおける主フラットの位置
を基準にし、インゴットの切断部位の変化に伴って副フ
ラットの位置を移動させるようにしたので、主フラット
と副フラットの距離を測ることにより半導体ウェーハが
切り出されたインゴットの切断部位を特定でき、シート
側から設定されるウェーハ番号を判別でき、個々の半導
体ウェーハを識別できる。
[実 施 例] 以下、図面を参照して本発明の一実施例について説明す
る。
第1図は本実施例に係るLEC法(溶融液カプセル引上
法)で成長したQa、As半導体結晶のインゴットの斜
視図である。本実施例に適用できる半導体材料としては
、S i 、Ge、GaAs。
InP、GaP、InAs、CdTe等がある。
又、インゴット4は円柱形状としたが、角形のものでも
よい。5は主フラット2を形成するための主切欠部で、
本実施例ではインゴット4の結晶シート側上端で、切欠
部5に隣接した位置からその外周に沿って螺旋状に、後
述する副フラットを形成するための副切欠部6を設けた
後、インゴット4を結晶シート側からスライスして、半
導体1りニーハフを切り出ずようにしている。
本実施例に係る試作例では、GaASインゴットを全長
1201M1に切断し、円筒研削装置を用いて直径φ2
インチに研削した。主フラット2の主切欠部5は円筒研
削装置を用いてフラット面幅16m+に加工した。その
後半導体結晶のインゴット4を135゛回転させながら
主切欠部5に隣接する位置から対面側にわたって研削し
、幅9 mmの副フラットを形成づる副切欠部6を設け
た。次いで、このインゴット4から厚さ500#の半導
体・ウェーハ7を150枚切り出した。
第2図(イ)〜(ボ)は、本試作例でインゴット4から
切り出された半導体ウェーハ1の平面図で、インゴット
4の副切欠部6により4′導体ウェーハ1にマーキング
されたn1フラツト6a〜6Cは、第2図(イ)に示ず
主フラット1に隣接した位置から半導体ウェーハ1の外
周に沿って順次、第2図(ホ)に示す位置まで移動する
本試作例では、隣接づる2つの半導体ウェーハ1の副フ
ラット、例えば副フラット6aと副フラット6bの位置
は1m近くずれており、両者を見較べるか、主フラット
2と副フラット6a〜6eの距離を測定することにより
半導体ウェーハが切り出されたインゴット4の切断部位
を特定することができ、個々の半導体ウェーハ1にシー
ト側から設定されるウェーハ番号も容易に知ることがで
きる。
尚、本実施例では副フラット6a〜6eの位置は第2図
の左半分で、主フラット2に隣接した位置から1800
以内の範囲に設けるようにしたので、表裏を間違える心
配はない。
又、本試作品を洗浄、ラッピング、鏡面研磨加工を行っ
た結果、副フラット6a〜6eは損傷することなく、こ
のマーキング方法は非常に有効であることが確認できた
尚、副フラット6a〜6eは面ではなく、切欠き線又は
これに類似する形状とすることができる。
本実施例によれば、マーキングされた主フラットと副フ
ラットの距離を測定することにより半導体ウェーハがイ
ンゴットのどの切断部位から切り出されたかがわかり、
半導体ウェーハの表裏、ウェーハ番号を知ることができ
、個々の半導体・り工−ハの識別が可能となる。
従って、従来のように半導体ウェーハを製作した模、ウ
ェーハ番号をレーザ光により表面にマーキングする手間
が省ける一方、半導体ウェーハ表面を有効に活用するこ
とが可能となる。
又、半導体ウェーハを研磨する以前にマーキングするの
で間違づだマーキングをする危険性がなく、研磨や洗浄
によってマークが消えることがない。又、マーキングは
容易に行うことができる。
尚、上記実施例では副フラットは1個であったが、これ
を複数箇所に設け、それらを組合せてウェーハffi号
、半導体ウェーハの表裏を判別することもI+J能であ
る。
[発明の効果] 本発明によれば、簡単な方法により容易に半導体ウェー
ハのウェーハ番号、及び表裏を判別することができ、個
々の半導体ウェーハを識別することが可能となる。又、
インゴットから切り出しの段階でマーキングを行うので
従来のような間違ったマーキングの危険性がない。
【図面の簡単な説明】
第1図は本発明の一実施例に係る半導体結晶のインゴッ
トの斜視図、第2図(イ)〜(ホ)は副フラットの位置
を異にする半導体ウェーハの平面図、第3図は従来の半
導体ウェーハの平面図である。 二手導体ウェーハ、 :主フラット、 :インゴット、 :主切欠部、 :副切欠部、 :副フラット。 第 1 図 4:インコー、、、 h S:主切欠卵 6:副切欠部 (べ) Z 目 (ロ) 2: 宝フウー、ト 第 図

Claims (1)

    【特許請求の範囲】
  1. 1、結晶軸の方向を示す主フラットを形成する主切欠部
    を設けた柱状の半導体結晶のインゴットのシート側から
    外周に沿って螺旋状に副フラットを形成する副切欠部を
    設け、上記インゴットをスライスして半導体ウェーハを
    切り出し、上記主切欠部により上記半導体ウェーハにマ
    ーキングされた主フラットと、上記副切欠部により上記
    半導体、ウエーハにマーキングされた上記副フラットの
    距離により上記半導体ウェーハが切り出された上記イン
    ゴットの切断部位を特定するようにしたことを特徴とす
    る半導体ウェーハのマーキング方法。
JP63284733A 1988-11-10 1988-11-10 半導体ウエーハのマーキング方法 Pending JPH02130850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63284733A JPH02130850A (ja) 1988-11-10 1988-11-10 半導体ウエーハのマーキング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63284733A JPH02130850A (ja) 1988-11-10 1988-11-10 半導体ウエーハのマーキング方法

Publications (1)

Publication Number Publication Date
JPH02130850A true JPH02130850A (ja) 1990-05-18

Family

ID=17682280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63284733A Pending JPH02130850A (ja) 1988-11-10 1988-11-10 半導体ウエーハのマーキング方法

Country Status (1)

Country Link
JP (1) JPH02130850A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147824A (en) * 1989-06-26 1992-09-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor wafer
WO2008151649A1 (en) 2007-06-13 2008-12-18 Conergy Ag Method for marking wafers
JP2012049285A (ja) * 2010-08-26 2012-03-08 Shin Etsu Chem Co Ltd 太陽電池用基板及び太陽電池
JP2014060441A (ja) * 2013-11-27 2014-04-03 Shin Etsu Chem Co Ltd 太陽電池の製造方法
US8700206B2 (en) 2009-03-31 2014-04-15 Tokyo Electron Limited Method for appointing orientation flat, apparatus for detecting orientation flat, and program for appointing orientation flat
CN106449361A (zh) * 2015-08-10 2017-02-22 英飞凌科技股份有限公司 单晶晶锭、半导体晶圆以及制造半导体晶圆的方法
CN106571320A (zh) * 2015-10-08 2017-04-19 英飞凌科技股份有限公司 制造半导体晶圆的方法以及制造半导体器件的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147824A (en) * 1989-06-26 1992-09-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor wafer
WO2008151649A1 (en) 2007-06-13 2008-12-18 Conergy Ag Method for marking wafers
US8700206B2 (en) 2009-03-31 2014-04-15 Tokyo Electron Limited Method for appointing orientation flat, apparatus for detecting orientation flat, and program for appointing orientation flat
JP2012049285A (ja) * 2010-08-26 2012-03-08 Shin Etsu Chem Co Ltd 太陽電池用基板及び太陽電池
US10141466B2 (en) 2010-08-26 2018-11-27 Shin-Etsu Chemical Co., Ltd. Substrate for solar cell, and solar cell
JP2014060441A (ja) * 2013-11-27 2014-04-03 Shin Etsu Chem Co Ltd 太陽電池の製造方法
CN106449361A (zh) * 2015-08-10 2017-02-22 英飞凌科技股份有限公司 单晶晶锭、半导体晶圆以及制造半导体晶圆的方法
CN106571320A (zh) * 2015-10-08 2017-04-19 英飞凌科技股份有限公司 制造半导体晶圆的方法以及制造半导体器件的方法
DE102016119111B4 (de) 2015-10-08 2024-08-08 Infineon Technologies Ag Verfahren zum herstellen von halbleiterwafern

Similar Documents

Publication Publication Date Title
US5128282A (en) Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
US5147824A (en) Semiconductor wafer
US7713844B2 (en) Nitride semiconductor substrate, and method for working nitride semiconductor substrate
JPH02130850A (ja) 半導体ウエーハのマーキング方法
US4632884A (en) Marked single-crystal III-V group compound semiconductor wafer
US5529051A (en) Method of preparing silicon wafers
JP3580631B2 (ja) 単結晶サファイア基板及び単結晶サファイアの分割方法及び単結晶サファイア体
JPH09278595A (ja) Iii −v族化合物半導体ウエハ及びその製造方法
CN101499469A (zh) 氮化镓晶圆
KR20100015163A (ko) 웨이퍼 제조 방법
US8758537B2 (en) Method for producing a multiplicity of semiconductor wafers by processing a single crystal
JPH08291000A (ja) 結晶体のエッチング方法
US20240162031A1 (en) Method of producing gaas wafer, and gaas wafer group
JP6569568B2 (ja) 基板中心測定治具及びこれを用いた基板評価方法
JP2000068171A (ja) 半導体ウエハーおよびその製造方法
JPH04113619A (ja) ウェーハおよびその製造方法
JPS59112250A (ja) 組織学ナイフ用コランダム切断要素
JPS61214421A (ja) 半導体ウエハ
US20190326402A1 (en) Group iii nitride semiconductor substrate and method for manufacturing same
US20040135232A1 (en) Semiconductor wafer and method of marking a crystallographic direction on a semiconductor wafer
JP2004315314A (ja) サファイヤ基板及びその製造方法
CN107553759B (zh) 多刃金刚石刀具及其制造方法
JP2914638B2 (ja) セラミック基板の面取り部形成方法
CN119369178A (zh) 一种不合格硅棒再利用的加工方法
JP2514413B2 (ja) スクライブ幅管理マ―ク