JPH02130954A - 逆阻止形トランジスタモジュール - Google Patents
逆阻止形トランジスタモジュールInfo
- Publication number
- JPH02130954A JPH02130954A JP63285268A JP28526888A JPH02130954A JP H02130954 A JPH02130954 A JP H02130954A JP 63285268 A JP63285268 A JP 63285268A JP 28526888 A JP28526888 A JP 28526888A JP H02130954 A JPH02130954 A JP H02130954A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- diode
- main
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5475—Dispositions of multiple bond wires multiple bond wires connected to common bond pads at both ends of the wires
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は逆阻止形トランジスタモジュールの構造に係り
、特に大電力変換器の構築に好適な逆阻止形トランジス
タモジュールを提供する。
、特に大電力変換器の構築に好適な逆阻止形トランジス
タモジュールを提供する。
従来、トランジスタを用いた大電力変換器として、電流
容量数百アンペア以上のものが望まれる場合は多数のト
ランジスタ及びダイオードの集合体として、並列接続に
より電流容量を満足させることが多い。例えば、１００
Ａの電流容量のトランジスタチップ及びダイオードチ
ップを各４個並列配置すれば、４００・への電流容量を
得る゛ことができる。
容量数百アンペア以上のものが望まれる場合は多数のト
ランジスタ及びダイオードの集合体として、並列接続に
より電流容量を満足させることが多い。例えば、１００
Ａの電流容量のトランジスタチップ及びダイオードチ
ップを各４個並列配置すれば、４００・への電流容量を
得る゛ことができる。
ところが、トランジスタのチップ並列数を増すと、外部
回路と接続するための端子の位置からチップ面上の電極
までの距離が遠いチップは近いチップよりインダクタン
スが増えるという問題が次第に顕著になってくる。その
結果、インダクタンスの低い位置にあるチップは、イン
ダクタンスの高い位置にあるチップより電流が流れ易く
、電流集中を起こして過電流破壊に至るおそれも大きく
なるという問題があった。
回路と接続するための端子の位置からチップ面上の電極
までの距離が遠いチップは近いチップよりインダクタン
スが増えるという問題が次第に顕著になってくる。その
結果、インダクタンスの低い位置にあるチップは、イン
ダクタンスの高い位置にあるチップより電流が流れ易く
、電流集中を起こして過電流破壊に至るおそれも大きく
なるという問題があった。
本発明は以上のことを鑑みて、複数のトランジスタチッ
プを並列接続させて大きな電流容量とする場合に、電流
の不均一に基づく過電流破壊が生じにくく高信頼性の逆
阻止形トランジスタモジニールを提供することを目的と
する。
プを並列接続させて大きな電流容量とする場合に、電流
の不均一に基づく過電流破壊が生じにくく高信頼性の逆
阻止形トランジスタモジニールを提供することを目的と
する。
そのような目的を達成するために本発明の逆阻止形トラ
ンジスタモジュールは複数のトランジスタチップとそれ
らのトランジスタのコレクタに直列接続された複数のダ
イオードチップとが共通金属基板上に絶縁板を介して固
着され、前記ダイオードチップからは２本にまとめられ
たアノード主端子、前記トランジスタチップからは２本
にまとめられたエミッタ主端子とベース端子が垂直方向
に立ち上げられ、さらに各トランジスタチップからの距
離を等しくされたエミッタ端子板上の位置に接続点が設
けられ配線される補助エミッタ端子と共に絶縁容器に封
入されるものにおいて、前記各アノード主端子、各エミ
ッタ主端子及びベース端子と補助エミッタ端子とが絶縁
容器の外表面において互いに対称に配置される構成とす
る。
ンジスタモジュールは複数のトランジスタチップとそれ
らのトランジスタのコレクタに直列接続された複数のダ
イオードチップとが共通金属基板上に絶縁板を介して固
着され、前記ダイオードチップからは２本にまとめられ
たアノード主端子、前記トランジスタチップからは２本
にまとめられたエミッタ主端子とベース端子が垂直方向
に立ち上げられ、さらに各トランジスタチップからの距
離を等しくされたエミッタ端子板上の位置に接続点が設
けられ配線される補助エミッタ端子と共に絶縁容器に封
入されるものにおいて、前記各アノード主端子、各エミ
ッタ主端子及びベース端子と補助エミッタ端子とが絶縁
容器の外表面において互いに対称に配置される構成とす
る。
大容量の逆阻止形トランジスタモジュールを構成するに
際し、複数のトランジスタ及びダイオード単位への電流
を均等にするため、まず同数のトランジスタ及びダイオ
ードの並列設置からなる二つのトランジスタ・ダイオー
ド単位を互いに対称に配置する。先の例で説明すれば、
各トランジスタ・ダイオード単位が電流４００Ａの容量
を持ち、二つのトランジスタ・ダイオード単位の集合と
して合わせて８００Ａの電流容量が得られる。ここで、
両トランジスタ単位の条件を正確に一致させるため、各
トランジスタ及びダイオードから取り出す主電流−子を
両トランジスタ・ダイオード単位毎に対称に備える。ま
た、ベース端子と対となってベース信号を受は取る（補
助）エミッタ端子は、前記した負の主端子（主エミツタ
端子）から取るへきでなく、より、トランジスタ単位の
近くから独立して取り出すべきである。
際し、複数のトランジスタ及びダイオード単位への電流
を均等にするため、まず同数のトランジスタ及びダイオ
ードの並列設置からなる二つのトランジスタ・ダイオー
ド単位を互いに対称に配置する。先の例で説明すれば、
各トランジスタ・ダイオード単位が電流４００Ａの容量
を持ち、二つのトランジスタ・ダイオード単位の集合と
して合わせて８００Ａの電流容量が得られる。ここで、
両トランジスタ単位の条件を正確に一致させるため、各
トランジスタ及びダイオードから取り出す主電流−子を
両トランジスタ・ダイオード単位毎に対称に備える。ま
た、ベース端子と対となってベース信号を受は取る（補
助）エミッタ端子は、前記した負の主端子（主エミツタ
端子）から取るへきでなく、より、トランジスタ単位の
近くから独立して取り出すべきである。
そこで、補助エミッタの布線位置をトランジスタ単位の
近くでかつ補助エミッタ端子までの配線長さを均一にす
る事が望ましい。
近くでかつ補助エミッタ端子までの配線長さを均一にす
る事が望ましい。
このようにすれば、トランジスタ単位のベース電流が均
一となり、スイッチング特性のばらつきも低減される。
一となり、スイッチング特性のばらつきも低減される。
以下、本発明の一実施例を第１図ないし第３図を用いて
詳細に説明する。各図面に共通して付けられた同符号は
互いに同機能の相当する個所を示す。
詳細に説明する。各図面に共通して付けられた同符号は
互いに同機能の相当する個所を示す。
第１図は本発明の外部接続用端子の配置を示す外形図を
示し、第２図（ａ）は第１図の樹脂ケースを除去した内
部構造を示す上面図であり、第２図ら）は側断面図であ
る。第３図は第１図、第２図で示される本発明の逆阻止
形トランジスタモジμｍルの内部配線を示す等価回路図
である。
示し、第２図（ａ）は第１図の樹脂ケースを除去した内
部構造を示す上面図であり、第２図ら）は側断面図であ
る。第３図は第１図、第２図で示される本発明の逆阻止
形トランジスタモジμｍルの内部配線を示す等価回路図
である。
この逆阻止形トランジスタモジュールは、第３図に示さ
れているようにトランジスタＴｒ、 、ダイオードＦＲ
Ｄ １とトランジスタＴ「２．ダイオードＦＲＤ２との
二つのトランジスタ・ダイオード単位の並列接続から成
り、第２図に示されるように各トランジスタＴｒ、 、
Ｔｒ、とダイオードＦＲＤＩ。
れているようにトランジスタＴｒ、 、ダイオードＦＲ
Ｄ １とトランジスタＴ「２．ダイオードＦＲＤ２との
二つのトランジスタ・ダイオード単位の並列接続から成
り、第２図に示されるように各トランジスタＴｒ、 、
Ｔｒ、とダイオードＦＲＤＩ。
ＦＲＤ２はそれぞれ異なる半導体チップにより形成され
ている。
ている。
さらに各トランジスタ”ｒ−Ｔｒ２は第３図に示すよう
にそれぞれ３役場幅のダーリントン結合から成っている
。Ｔｒ、、ないしＴ「１３が第１のトランジスタ単位Ｔ
ｒ、を構成し、ＴｒｏｔないしＴｒ２３が第２のトラン
ジスタ単位Ｔｒ、を構成している。各トランジスタ単位
Ｔｒ、 、 Ｔｒ、には、それぞれダイオードＦＲＤＩ
及びＦＲＤ２が直列接続されて逆耐電圧を負担している
。これらのトランジスタＴｒ、。
にそれぞれ３役場幅のダーリントン結合から成っている
。Ｔｒ、、ないしＴ「１３が第１のトランジスタ単位Ｔ
ｒ、を構成し、ＴｒｏｔないしＴｒ２３が第２のトラン
ジスタ単位Ｔｒ、を構成している。各トランジスタ単位
Ｔｒ、 、 Ｔｒ、には、それぞれダイオードＦＲＤＩ
及びＦＲＤ２が直列接続されて逆耐電圧を負担している
。これらのトランジスタＴｒ、。
Ｔｒ、及びダイオードＦＲＤＩ、ＦＲ０２は第２図に示
すよ゛うに例えばそれぞれ４個のトランジスタチップ及
２びダイオードチップの集合（並列接続）から成り立っ
ている。
すよ゛うに例えばそれぞれ４個のトランジスタチップ及
２びダイオードチップの集合（並列接続）から成り立っ
ている。
第１図ないし第３図においてＡ１及びＡ２は１対の正の
主端子、Ｅｌ及びＥ２は負の主端子である。これらの１
対の主端子は、内部の二つのトランジスタ・ダイオード
単位から同一条件で主電流を引き出すように対称的な形
状に構成されている。
主端子、Ｅｌ及びＥ２は負の主端子である。これらの１
対の主端子は、内部の二つのトランジスタ・ダイオード
単位から同一条件で主電流を引き出すように対称的な形
状に構成されている。
ｂはベース端子、ｅは信号入出力用の補助エミッタ端子
、ｂｌとｂ２はそれぞれモジニールの並列接続用の端子
である。また、トランジスタモジュールの内部主エミツ
タの導体から補助エミッタ端子までは銅バーまたはリー
ド線で配線されるが、第４図の様に１２配線インダクタ
ンスが生ずる、各トランジスタ単位でこの配線インダク
タンスが違うとスイッチング特性のバラツキ等が大きく
なってしまうため、配線は最短距離でかつ各トランジス
タ単位までの配線を均一にすることが重要である。本実
施例では、トランジスタ単位毎均−な長さで配線する事
で配線インダクタンスを同じにしかつ配線本数を壜やす
事で１本当たりのインダクタンスを低減させることがで
きる。
、ｂｌとｂ２はそれぞれモジニールの並列接続用の端子
である。また、トランジスタモジュールの内部主エミツ
タの導体から補助エミッタ端子までは銅バーまたはリー
ド線で配線されるが、第４図の様に１２配線インダクタ
ンスが生ずる、各トランジスタ単位でこの配線インダク
タンスが違うとスイッチング特性のバラツキ等が大きく
なってしまうため、配線は最短距離でかつ各トランジス
タ単位までの配線を均一にすることが重要である。本実
施例では、トランジスタ単位毎均−な長さで配線する事
で配線インダクタンスを同じにしかつ配線本数を壜やす
事で１本当たりのインダクタンスを低減させることがで
きる。
本発明によれば、大電流容量の逆阻止形トランジスタモ
ジニールにおいて、このモジュールを構成する複数のト
ランジスタチップあるいはトランジスタ単位の配置条件
を対称にし、かつ補助エミッタ端子までの配線方法を上
記のトランジスタチップから均一な長さで配線する事に
より、配線インダクタンスを同等及び低減でき、各トラ
ンジスタのスイッチング特性のバラツキを小さくするこ
とができる。
ジニールにおいて、このモジュールを構成する複数のト
ランジスタチップあるいはトランジスタ単位の配置条件
を対称にし、かつ補助エミッタ端子までの配線方法を上
記のトランジスタチップから均一な長さで配線する事に
より、配線インダクタンスを同等及び低減でき、各トラ
ンジスタのスイッチング特性のバラツキを小さくするこ
とができる。
また、この逆阻止形トランジスタモジュールを各２並列
で使用する。さらに大容量の電力変換器の場合でも、１
ケの取り付は位置と同じ場所にスナバ回路等を取り付け
ることにより１ケの場合と同じ抑制効果が簡単に得るこ
とができる。
で使用する。さらに大容量の電力変換器の場合でも、１
ケの取り付は位置と同じ場所にスナバ回路等を取り付け
ることにより１ケの場合と同じ抑制効果が簡単に得るこ
とができる。
図は本発明の内部等価回路図、第４図は配線インダクタ
ンスをあられす等価回路図である。
ンスをあられす等価回路図である。
Ａ、、Ａ２ ・アノード（正）端子、Ｅｌ、Ｅｌ
エミッタ（負）端子、ｂ−ベース端子、ｅ 補助エエッ
タ端子、 ’ｒｒｌ＋ ７ｒ２．、、、、、 ）ラン
ジスタ単位、ＦＲＤ １゜ ＦＲＤ２ ダイオード単位。
エミッタ（負）端子、ｂ−ベース端子、ｅ 補助エエッ
タ端子、 ’ｒｒｌ＋ ７ｒ２．、、、、、 ）ラン
ジスタ単位、ＦＲＤ １゜ ＦＲＤ２ ダイオード単位。
第 １ 区
第
図
第
図
第
図
Claims (1)
- １）複数のトランジスタチップとそれらのトランジスタ
のコレクタに直列接続された複数のダイオードチップと
が共通金属基板上に絶縁板を介して固着され、前記ダイ
オードチップから２本にまとめられたアノード主端子、
前記トランジスタチップからは２本にまとめられたエミ
ッタ主端子とベース端子が垂直方向に立ち上げられ、さ
らに各トランジスタチップからの距離を等しくされたエ
ミッタ端子板上の位置に接続点が設けられ配線される補
助エミッタ端子と共に絶縁容器に封入されるものにおい
て、前記各アノード主端子、各エミッタ主端子及びベー
ス端子と補助エミッタ端子とが絶縁容器の外表面におい
て、互いに対称に配置されていることを特徴とする逆阻
止形トランジスタモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285268A JP2661619B2 (ja) | 1988-11-11 | 1988-11-11 | 逆阻止形トランジスタモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63285268A JP2661619B2 (ja) | 1988-11-11 | 1988-11-11 | 逆阻止形トランジスタモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02130954A true JPH02130954A (ja) | 1990-05-18 |
| JP2661619B2 JP2661619B2 (ja) | 1997-10-08 |
Family
ID=17689303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63285268A Expired - Lifetime JP2661619B2 (ja) | 1988-11-11 | 1988-11-11 | 逆阻止形トランジスタモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661619B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471089A (en) * | 1992-06-30 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
| JPWO2002082541A1 (ja) * | 2001-04-02 | 2004-07-29 | 三菱電機株式会社 | 電力用半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152750U (ja) * | 1983-03-31 | 1984-10-13 | 富士電機株式会社 | 半導体装置 |
-
1988
- 1988-11-11 JP JP63285268A patent/JP2661619B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59152750U (ja) * | 1983-03-31 | 1984-10-13 | 富士電機株式会社 | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5471089A (en) * | 1992-06-30 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| US5559374A (en) * | 1993-03-25 | 1996-09-24 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit |
| JPWO2002082541A1 (ja) * | 2001-04-02 | 2004-07-29 | 三菱電機株式会社 | 電力用半導体装置 |
| JP4490041B2 (ja) * | 2001-04-02 | 2010-06-23 | 三菱電機株式会社 | 電力用半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2661619B2 (ja) | 1997-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459356A (en) | Power semiconductor module having a plurality of semiconductor arrangements | |
| US9735137B2 (en) | Switch circuit package module | |
| JP3053298B2 (ja) | 半導体装置 | |
| KR102664547B1 (ko) | 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법 | |
| US4825279A (en) | Semiconductor device | |
| JP3652934B2 (ja) | 電力変換装置 | |
| JP3677519B2 (ja) | 電力用半導体モジュール | |
| US9967991B2 (en) | Semiconductor device and busbar | |
| US12003188B2 (en) | Modular parallel half-bridge integrated assembly with annular layout | |
| CN115692399A (zh) | 功率模块及电子设备 | |
| CN206059387U (zh) | 一种并联芯片均流的功率模块 | |
| US6795324B2 (en) | Power converter | |
| KR940008343B1 (ko) | 대전력 반도체장치 | |
| JPH0628292B2 (ja) | 逆阻止形トランジスタモジュール | |
| US5617293A (en) | Bridge module | |
| JP3220366B2 (ja) | 半導体装置 | |
| JP2023033612A (ja) | 電力変換装置 | |
| JPH0513383B2 (ja) | ||
| US10530354B2 (en) | Insulated gate semiconductor device and method for manufacturing insulated gate semiconductor device | |
| JPH10323015A (ja) | 半導体電力変換装置 | |
| JP2782647B2 (ja) | 半導体装置 | |
| JPH02130954A (ja) | 逆阻止形トランジスタモジュール | |
| CN105914199A (zh) | 一种并联芯片均流的功率模块 | |
| JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
| JP4154671B2 (ja) | 電力用半導体モジュール |