JPH02132497A - デジタル信号処理装置及びその信号処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、時系列で入力されるデータを所定のアルゴリ
ズムに基いて処理し、時系列データとして出力するデジ
タル信号処理装置及びその信号処理方法に関する。

（口〉従来の技術 一般に、音声や画像等のように我々の周囲に存在する原
始情報源は、アナログ信号であることが多い。今までは
、このアナログ信号をアナログ信号のまま処理、例えば
、増幅、フィルタリング、等していたが、近年Ａ−Ｄ変
換技術、及び、デジタル処理技術の進歩に伴い、アナロ
グ信号をデジタル的な手法によって処理するシステム、
即ち、デジタル信号処理装置（ＤＳＰ：デジタル・シグ
ナル・プロセッサ）が開発されている。

また、デジタル回路のＬＳＩ化が急速に進み、ワンチッ
プ半導体上にＤＳＰが容易に実現できるようになり、更
に、アナログ信号処理に較べて高精度処理が可能、パラ
メータ等の設定により任意の特性が安定して得られる、
無調整化が可能となる等の特徴がある。

更に、才一ディ才分野に於いてもＣＤ（コンパクト・デ
ィスク）プレーヤやＤＡＴ（デジタル・オーディオ・テ
ープ）プレーヤの如く、才−デイ才信号のデジタル処理
化が進むのに伴って、才一ディ才信号をデジタル処理す
るＤＳＰシステムが実用化されている。

このようなＤＳＰは、才一デイ才信号をサンブノングす
ることによって得られたデジタルデータ、及び、該デー
タを数値計算することによって発生する演算結果データ
等を記憶するためのメモノが設けられてあり、特に、才
一デイ才用ＤＳＰでは、メモリに記憶されたデータを用
いて、反射音や残響音をデジタル処理で作成する機能を
簡単に作ることができる。

従来の残響音を作るための模式図を第３図に示す。図に
おいて、メモリ（１）は、サンプリング周期毎に入力さ
れる才一デイ才信号に対応したデジタルデータを記憶す
る領域Ａと残響音を作成するためのデジタルデータを記
憶する領域Ｂとに分けられている。領域Ａは、反射音を
作成するために使用され、サンプリング周期毎に入力さ
れるデジ＝４ タルデータをアドレスＡＤｎに書き込み、アドレスＡＤ
ｎから所定アドレスａだけ小さいアドレスＡＤｎ−ａに
記憶されたデジタルデータを読み出すことにより、反射
音が得られる。また残響音は、領域ＢのアドレスＡＤｍ
から所定アドレスｂだけ小さいアドレスＡＤｍ−ｂに記
憶されたデジタルデータを読み出し、該デジタルデータ
に減衰定数αを乗算素子（２）で乗算し、該乗算結果と
入力されたデジタルデータを加算素子（３）で加算出力
することによって得られる。また、該加算出力は、次の
残響音作成のために、アドレスＡＤｍに書き込まれる。

更に、加算素子（３）の加算出力は、反射音として読み
出され所定定数が乗算素子（４）で乗算きれた乗算結果
と加算素子（５〉で加算され出力される。

この動作は、サンプリング周期毎に行われるが、その際
に、アドレスＡＤｎ，ＡＤｎ−ａ，ＡＤｍ，ＡＤｍ−ｂ
をアクセスするアドレスデータは、各々インクリメント
される。従って、反射音を作成するためのアドレスデー
タは、メモリ（１》の領域Ａを巡廻アクセスするデータ
となり、残響音を作成するためのアドレスデータは、領
域Ｂを巡廻アクセスするデータとなる。

（ハ）発明が解決しようとする課題 第３図に示された残響音作成システムにおけるインパル
ス応答を示した特性図が第４図である。

即ち、インパルスに対する残響音は、所定時間１，の後
に、時間ｔ，の間隔で発生し、その大きさは指数関係で
減衰してゆく。時間ｔ，は、アドレスＡＤｍとＡＤｍ−
ｂの差、即ち、オフセットアドレスｂにサンプリング周
期を乗じたものであり、一定の値となる。従って、第３
図に示きれた残響音作成システムでは、再生された才−
ディオ信号中に、時間ｔ，を周期とする周波数成分が混
入し、再生音に歪をもたらすことになる。また、実際の
残響音は、より複雑な特性となるはずであるが、第３図
のシステムで擬似的に残響音を作った場合には、実際の
残響音と大幅にかけ離れたものとなってしまい、臨場感
が失われてしまう欠点がある。

（二）課題を解決するための手段 本発明は、上述した点に鑑みて創作きれたものであり、
デジタルデータを記憶するメモリと、該メモリのアドレ
スを指定するアドレスデータを演算処理するアドレスデ
ータ作成手段と、ランダムなデジタル値を発生する乱数
発生手段と、該乱数発生手段のデジタル値に基いて前記
アドレスデータ作成手段の演算処理を制御する手段とを
備えることにより、残響音の発生周期をランダムにして
、所定の周波数成分の混入を肪ぐと共に、臨場感の豊か
な残響音が得られるデジタル信号処理装置及びその信号
処理方法を提供するものである。

（ホ）作用 上述の手段に於いて、サンプリング周期毎に、残響音の
読み出しアドレスデータをインクリメントする際に、乱
数発生手段の出力に基いて、前記読み出しアドレスデー
タに所定数を加算するか、所定数を減算するか、あるい
は、なにもしないかを選択制御することにより、書き込
みアドレスデータと読み出しアドレスデータの間の才フ
セットアドレスをランダムに変化させることを可能とし
た。これにより、残響音の発生周期が一定でなくなり所
定の周波数成分の混入が防止できる。また、臨場感も自
然な感じが得られる。

（へ）実施例 第１図は本発明に係るデジタル信号処理装置のブロック
図であり、（６）は信号処理回路、（７）は内部ＲＡＭ
，（８）はアドレス演算回路、（９）は乱数発生回路、
（１０）は外部メモリインターフェイス回路、（１１）
は制御回路であり、バス（１２）によって互いに接続さ
れ、これらは、ワンチップ半導体集積（ＤＳＰチップ）
に形成される。（１３）は外部メモリであり、外部メモ
リインターフェイス回路（１０）を介して、ＤＳＰチッ
プと接続される。

信号処理回路（６〉は、オーディオ信号の右チャンネル
と左チャンネルのデジタルデータを各々独立して同時に
処理するために、各々一対の演算器、乗算器、定数ＲＡ
Ｍ，定数ＲＯＭ，データＲＡＭ，及び、ワーキングレジ
スタ等を有しており、バス（１２）を介してサンプリン
グ周期毎に入力されるデジタルデータを演算処理する。

例えば、代表的な処理にはフィルタ処理があり、これは
、定数ＲＡＭや定数ＲＯＭに予め記憶されたフィルタ定
数をデジタルデータに乗算する等によって、クラフィッ
クイコライザ機能あるいはトーンコントロール機能を実
現する。更には、反射音や残響音の合成等もこの信号処
理回路（６）によって行う。

内部ＲＡＭ＜７＞は、ＤＳＰチップの動作に必要な各種
アドレスデータやフラグ情報を記憶するメモリである。

本実施例では、独立して設けられているが、信号処理回
路（６）内のデータＲＡＭを兼用することもできる。

アドレス演算回路（８）は、内部ＲＡＭ（７）に保持さ
れた各種アドレスデータ、例えは、外部メモリ（１３）
のアドレスを指定するアドレスデータノ演算を行うもの
であり、インクリメント、ディクリメント、所定数の加
算及び減算等の処理を行う。バス（１２）を介してアド
レスデータを印加すると指定された処理の行われたアド
レスデータを取り出すＩＯ ことができるものである。他の方法として、信号処理回
路（６）中の演算器を用いることもできる。

外部メモリインターフェイス回路（１０）は、ＤＳＰチ
ップに外部接続される外部メモリ（１３）と内部のバス
（１２）との接続を行い、バス（１２）に送出されたア
ドレスデータを外部メモリ（１３）に印加すると共に、
書き込み及び読み出しデータの送受を行う．外部メモ１
バ１３）は、反射音及び残響音等を作成するためにサン
プリング周期毎に入力されるデジタルデータを記憶する
と共に処理されたデジタルデータを記憶して、遅延され
たデジタルデータを作るものであり、反射音のための領
域Ａと残響音のための領域Ｂが設けられる。

乱数発生回路（９）は、Ｎビットのシフトレジスタ（１
４）とｉビット目の出力とｊビット目の出力を入力し、
出力を第１ビット目の入力に帰還するＥ−ＯＲゲート（
１５）から成り、上位２ビットＳ　Ｏ　＋Ｓ１をバス（
１２）に出力する回路であり、いわゆるＭ系列の乱数を
発生する回路である。シフトレジスタ（１４）のシフト
動作は、ザンブリング周期毎、あるいは、２サンプリン
グ周期毎等のように任意に選択できるようになっている
。

制御回路（１１）は、ＤＳＰチップ内部の動作を制御す
るものであり、プログラムを記憶するプログラムメモリ
、命令コードを解読して実行する命令デコーダ等を内蔵
している。

次に、第１図に示されたデジタル信号処理装置において
、残響音を作成する動作及び方法を説明する。

先ず、外部メモリ（１３）の領域Ｂを書き込みアドレス
データＡＤｍと書き込みアドレスデータＡＤｍから所定
アドレスｂだけオフセットされた読み出しアドレスデー
タＡＤｍ−ｂを内部ＲＡＭ（７）の所定アドレスに各々
記憶させておく。そして、サンブノング周期毎にデジタ
ルデータが入力されると、先ず、内部ＲＡＭ（７）から
読み出しアドレスＡＤｍｂを読み出して、外部メモリイ
ンターフェイス回路（１０）に印加すると共にアドレス
演算回路（８）にセットする。これによって外部メモリ
（１３）のアドレスＡＤｍ−ｂに記憶されたデジタルデ
ータが読みーｌ１ー 出され、外部メモリインターフェイス回路（１０）を介
してバス（１２〉に取り込まれ、信号処理回路（６）に
印加される。信号処理回路（６）では、読み出されたデ
ジタルデータに所定の減衰定数を乗じて残響成分を算出
し、そのときの入力されたデジタルデータに加算して残
響成分を含むデジタルデータを作成する。

この後、乱数発生回路（９）から上位ビットＳ０及びＳ
，を読み出してＳ０及びＳＩが“０゛′であるか“１”
であるかを判定する。Ｓ０及びＳＩが共に“０”の場合
には、アドレス演算回路（８）にセットした読み出しア
ドレスデータＡＤｍ−ｂには何も処理せずそのまま内部
ＲＡＭ（７）に読み出しアドレスデータＡＤｍ−ｂを記
憶する。Ｓ０又はＳ，のいずれか一方が“１′である場
合にはアドレス演算回路（８）にセットされた読み出し
アドレスデータＡＤｍ−ｂをインクリメントしてその結
果Ａ　Ｄ　ｍ−ｂ＋４を内部ＲＡＭ（７）に記憶する。

また、Ｓ．及びＳ，が共に“１゛′の場合には、アドレ
ス演算回路（８）にセットされた読み出しアドレスデー
タＡＤｍ−ｂｌ２ を２回インクリメントしてその結果Ａ　Ｄ　ｍ−ｂ＋２
を内部ＲＡＭ（７）に記憶する。従って、次にデジタル
データが入力されたときに読み出すアドレスデータは、
乱数発生回路（９）の内容によって変化することになる
。

そして、今度は内部ＲＡＭ（７）から書き込みアドレス
データＡＤｍを読み出して外部メモリインターフェイス
回路（１０》とアドレス演算回路（８）にセットする。

これにより、外部メモリ（１３〉の指定されたアドレス
ＡＤｍに信号処理回路（６〉で演算された残響成分を含
むデジタルデータを書き込む。

アドレス演算回路（８）にセットされた書き込みアドレ
スデータＡＤｍをインクリメントしてその結果ＡＤｍ＋
１を内部Ｒ　Ａ　Ｍ　（７）に記憶する。

上述の動作をサンプリング周期毎に繰り返えすことによ
り、外部メモＩＩ　（１３）の書き込みアドレスと読み
出しアドレスのオフセットが一定でなくランダムになる
。即ち、本実施例によるインパルス応答は第２図に示す
如く、残響音の発生ずるタイミングが不規則になり、残
響音の合成による特定ｌ４ の周波数の混入がなくなる。

（ト〉発明の効果 上述の如く本発明によれば、自然の残響音の合成できる
オーディ才用に最適なデジタル信号処理装置及び信号処
理方法が実現できる。また、残響音のためのプログラム
負担が軽減きれ、数多くの機能を実現することができる
利点もある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明に係るインパルス応答特性図、第３図は従来の残響
音発生を示す模式図、第４図は従来のインパルス応答特
性図である。 （６）・・・信号処理回路、　（７）・・・内部ＲＡＭ
、（８〉・・・アドレス演算回路、　（９）・・・乱数
発生回路、（１０）・・・外部メモリインターフェイス
回路、　（１１）・・・制御回路、　（１２）・・・バ
ス、　（１３）・・・外部メモノ。

Claims (4)

【特許請求の範囲】
1. （１）アナログ信号の大きさに応じたデジタルデータを
   処理するデジタル信号処理装置において、前記デジタル
   データを記憶するメモリと、 該メモリのアドレスを指定するアドレスデータを演算処
   理するアドレスデータ作成手段と、ランダムなデジタル
   値を発生する乱数発生手段と、 該乱数発生手段のデジタル値に基いて前記アドレスデー
   タ作成手段の演算処理を制御する手段と、 を備えたデジタル信号処理装置。
2. （２）前記アドレスデータ作成手段は、第１のアドレス
   データに所定値を加算あるいは減算し、該第１のアドレ
   スデータと所定アドレス離間した第２のアドレスデータ
   に所定値を加算あるいは減算する手段であり、前記第２
   のアドレスデータへの加算あるいは減算が前記乱数発生
   手段に基いて制御されることを特徴とする請求項第１項
   記載のデジタル信号処理装置。
3. （３）前記第１のアドレスデータは書き込みアドレスデ
   ータであり、前記第２のアドレスデータは読み出しアド
   レスデータであることを特徴とする請求項第２項記載の
   デジタル信号処理装置。
4. （４）アナログ信号に係わるデジタルデータを記憶する
   メモリと、 該メモリのアドレスを指定するアドレスデータを演算処
   理するアドレスデータ作成手段と、ランダムなデジタル
   値を発生する乱数発生手段と、 該乱数発生手段のデジタル値に基いて前記アドレスデー
   タ作成手段の演算処理を制御する手段とを備えたデジタ
   ル信号処理装置の信号処理方法に於いて、 第１のアドレスデータと、該第１のアドレスデータと所
   定のアドレス値だけ離間した第２のアドレスデータを設
   定し、 所定の処理サイクル毎に前記アドレス作成手段によって
   前記第１のアドレスデータに所定数の加算又は減算処理
   して第１のアドレスデータを更新し、 前記乱数発生手段から出力される所定ビットの値を判定
   し、該判定結果に基き、前記アドレスデータ作成手段に
   おいて、前記第２のアドレスデータに所定値の加算、減
   算あるいは非演算のいずれかを選択制御して第２のアド
   レスデータを更新し、 前記更新された第２のアドレスデータにより前記メモリ
   から読み出したデジタルデータに所定係数を乗算し、ア
   ナログ信号の大きさに応じたデジタル信号に加算し、該
   加算結果を出力すると共に更新された第１のアドレスデ
   ータで指示される前記メモリのアドレスに書き込むこと
   を特徴とする信号処理方法。