JPH02133945A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02133945A JPH02133945A JP63286782A JP28678288A JPH02133945A JP H02133945 A JPH02133945 A JP H02133945A JP 63286782 A JP63286782 A JP 63286782A JP 28678288 A JP28678288 A JP 28678288A JP H02133945 A JPH02133945 A JP H02133945A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- circuit board
- chip
- fpc
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 9
- 238000007789 sealing Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000007787 solid Substances 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 208000001490 Dengue Diseases 0.000 description 1
- 206010012310 Dengue fever Diseases 0.000 description 1
- 229920000954 Polyglycolide Polymers 0.000 description 1
- 208000025729 dengue disease Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 235000010409 propane-1,2-diol alginate Nutrition 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体メモリ装置のような多数のＩＣチップを
実装した半導体装置の実装構造に関する。
実装した半導体装置の実装構造に関する。
近年Ｒ，ＯＭ、ＩＬＡＭ等の半導体メモリが高容量化さ
れたことに伴い、これら半導体メモリ用のＩＣチップを
一枚の基板に多数個実装したメモリ装置が製ｊ貰され、
ゲーム用やプロセス管Ｊ里用等の広い応用分野で使用さ
れている。
れたことに伴い、これら半導体メモリ用のＩＣチップを
一枚の基板に多数個実装したメモリ装置が製ｊ貰され、
ゲーム用やプロセス管Ｊ里用等の広い応用分野で使用さ
れている。
しかるに上記半導体メモリ装置は、セラミック基板又は
硬質の樹脂基板（ＰＣＢ）に多数のチップを実装した後
、セラミック製の蓋や、樹脂製の蓋を被せて密封したり
、全体を樹脂モールドすることによりカード型状、ＰＧ
Ａ型状、ＤＬＰＷ状等に仕上げている。
硬質の樹脂基板（ＰＣＢ）に多数のチップを実装した後
、セラミック製の蓋や、樹脂製の蓋を被せて密封したり
、全体を樹脂モールドすることによりカード型状、ＰＧ
Ａ型状、ＤＬＰＷ状等に仕上げている。
前記のごと（従来の半導体メモリ装置はメモリカードや
ＰＧＡのようなコネクターによる着脱方式か、外部端子
をマザーボード上のパターンに半田付けする方式である
ため、その構造は堅牢なものとなっていた。
ＰＧＡのようなコネクターによる着脱方式か、外部端子
をマザーボード上のパターンに半田付けする方式である
ため、その構造は堅牢なものとなっていた。
しかし、前記半導体メモリ装置を搭載する携帯型コンピ
ー−ター等の電子装置が近年ますます軽薄短小化し、且
つメモリ量を増大させる方向に進んでいる。
ー−ター等の電子装置が近年ますます軽薄短小化し、且
つメモリ量を増大させる方向に進んでいる。
したがって前記電子装置内に於ける半導体装置リ装置の
配設スペースにも種々の制約が生じ、このような制約状
況に対応することが可能な配役自由度を有する構造の半
導体メモリ装置が望まれている。
配設スペースにも種々の制約が生じ、このような制約状
況に対応することが可能な配役自由度を有する構造の半
導体メモリ装置が望まれている。
本発明の目的は上記要望に答えるものであり、極めて配
役自由度を有する半導体装置の構造を提供することにあ
る。
役自由度を有する半導体装置の構造を提供することにあ
る。
上記目的を達成するための本発明の要旨は下記の通りで
ある。
ある。
配線パターンを有し、かつ柔軟性を有する回路基板上に
複数のＩＣチップを実装するとともに、各ＩＣチップを
独立に樹、脂モールドしたことを特徴とする半導体装置
であり、又、前記回路基板の裏面に金属板を固着したこ
とな特徴とする半導体装置であり、さらに前記回路基板
の裏面な非平面形状を有する基台に固着したことを特徴
とする半導体装置である。
複数のＩＣチップを実装するとともに、各ＩＣチップを
独立に樹、脂モールドしたことを特徴とする半導体装置
であり、又、前記回路基板の裏面に金属板を固着したこ
とな特徴とする半導体装置であり、さらに前記回路基板
の裏面な非平面形状を有する基台に固着したことを特徴
とする半導体装置である。
〔作用〕
第１図は本発明に於ける半導体装置であるメモリ装置の
平面図であり、メモリ装置１は柔軟性な有するフレキシ
ブルプリント基板２（以後ＦＰＣと略記する）の表面に
８個のＩＣチップ６が実装され、かつ封止樹脂４によっ
てモールドされている。前記ＦＰＣ２の表面２ａには周
知の配線パターン（図示せず）が設けられ、その一部は
ＦＰＣ２の一端に設けられた外部接続端子５に接続され
るとともに各ＩＣチップ乙のパッド電極とワイヤーボン
デングされている。
平面図であり、メモリ装置１は柔軟性な有するフレキシ
ブルプリント基板２（以後ＦＰＣと略記する）の表面に
８個のＩＣチップ６が実装され、かつ封止樹脂４によっ
てモールドされている。前記ＦＰＣ２の表面２ａには周
知の配線パターン（図示せず）が設けられ、その一部は
ＦＰＣ２の一端に設けられた外部接続端子５に接続され
るとともに各ＩＣチップ乙のパッド電極とワイヤーボン
デングされている。
そして表面２ａの外部接続端子５の配役位置以外の部分
を一点鎖線で示すようにレジスト膜６によって保護コー
トした後に、各ＩＣチップ６を封止樹脂４によって各々
独立にモールドした構成となっている。従って上記構成
によるメモリ装置１は封止樹脂４０部分のみが堅牢で他
の部分はＦＰｃ２による柔軟構造となっているため、非
平面形状を有する基台に対しても装着が可能となる。
を一点鎖線で示すようにレジスト膜６によって保護コー
トした後に、各ＩＣチップ６を封止樹脂４によって各々
独立にモールドした構成となっている。従って上記構成
によるメモリ装置１は封止樹脂４０部分のみが堅牢で他
の部分はＦＰｃ２による柔軟構造となっているため、非
平面形状を有する基台に対しても装着が可能となる。
以下図面により本発明の詳細な説明する。
第２図はメモリ装置１の実装構造な示す断面図であり、
前記ＦＰＣ２の裏面２ｂを薄い金属板８に接着したもの
である。
前記ＦＰＣ２の裏面２ｂを薄い金属板８に接着したもの
である。
上記構成によれば、金属板８によってメモリ装置ｉｔ
１が弾性を有する構造になるとともに、金属板８が放熱
板の機能を兼ねることにより温度特性を改善することが
出来る。
１が弾性を有する構造になるとともに、金属板８が放熱
板の機能を兼ねることにより温度特性を改善することが
出来る。
第３図は他の実施例であるメモリ装置１の実装構造を示
す断面図である。
す断面図である。
メモリ装置１な屈曲形状の金属板９に接着したものであ
り、その屈曲部９ａに２閏の封止樹脂４０間のＦＰＣ２
が位置するごとく配設されている。
り、その屈曲部９ａに２閏の封止樹脂４０間のＦＰＣ２
が位置するごとく配設されている。
上記のごと（本発明に於けるメモリ装置１は金属板９の
ように屈曲した非平面形状の基台にも固着することが出
来る。
ように屈曲した非平面形状の基台にも固着することが出
来る。
第４図はさらに他の実施例であり、メモリ装置１を実装
した携帯型コンピュータの断面図である。
した携帯型コンピュータの断面図である。
１０は携帯型コンピュータ、１１は上ケース、１２は下
ケースであり、両者は図示しない係止手段によって係止
一体止されている。そして上ケース１１には透明窓１１
ａと開口部１１ｂが設けられている。１３は回路基板で
あり・該回路基板１３０表面側にはＩＣテップ１４．１
５、電子部品１６．１７及びコネクタ１８が実装され、
又裏面側には表示装置１９とキーボード２ｏが実装され
ている。２１はスペーサ、２２は電池である。
ケースであり、両者は図示しない係止手段によって係止
一体止されている。そして上ケース１１には透明窓１１
ａと開口部１１ｂが設けられている。１３は回路基板で
あり・該回路基板１３０表面側にはＩＣテップ１４．１
５、電子部品１６．１７及びコネクタ１８が実装され、
又裏面側には表示装置１９とキーボード２ｏが実装され
ている。２１はスペーサ、２２は電池である。
そして前記下ケース１２の内面部には前記メモリ装置１
が接着されているが、その配置は封止樹脂４の存在する
部分を下ケース１２の底面に接着するとともに外部接続
端子５の存在する部分を立面げることにより下ケース１
２の側面に接着している。
が接着されているが、その配置は封止樹脂４の存在する
部分を下ケース１２の底面に接着するとともに外部接続
端子５の存在する部分を立面げることにより下ケース１
２の側面に接着している。
次に上記携帯型コンピュータ１ｏの組立手順を説明する
。まず下ケース１２にメモリ装置１を接着した後スペー
サ２１、回路基板１６、電池２２の順に各エレメントを
落し込む。次に上ケース１１を装着して下ケース１２に
係止一体止することにより組立が完了する。この状態に
於いては土ケース１１の開口部１１ｂに対してキーボー
ド２０が操作可能に配設されるとともに透明窓１１ｂに
対して表示装置１９の表示部が見えるように配設される
。又スペーサ２１に設けられた斜面部２１ａによってコ
ネクタ１８が、左方向に押され、前記メモリ装置１の外
部接続端子５に圧接されることによりメモリ装置１のＩ
Ｃチップ３と回路基板１３上のＩＣチップ１４．１５が
電気的に接続される。
。まず下ケース１２にメモリ装置１を接着した後スペー
サ２１、回路基板１６、電池２２の順に各エレメントを
落し込む。次に上ケース１１を装着して下ケース１２に
係止一体止することにより組立が完了する。この状態に
於いては土ケース１１の開口部１１ｂに対してキーボー
ド２０が操作可能に配設されるとともに透明窓１１ｂに
対して表示装置１９の表示部が見えるように配設される
。又スペーサ２１に設けられた斜面部２１ａによってコ
ネクタ１８が、左方向に押され、前記メモリ装置１の外
部接続端子５に圧接されることによりメモリ装置１のＩ
Ｃチップ３と回路基板１３上のＩＣチップ１４．１５が
電気的に接続される。
上記構成によれば、メモリ装置１の収納スペースをほと
んど考慮する必要がなくなるため携帯型コンピュータの
小型、薄型化が可能になる。
んど考慮する必要がなくなるため携帯型コンピュータの
小型、薄型化が可能になる。
又下ケース１２を金属にした場合は、その温度特性の改
善も可能となる。
善も可能となる。
尚前記メモリ装置１に於ける複数のＩＣチップ乙に対す
る制止樹脂４の射出成形は、本出願人がすでに出願した
特願昭６３−５０７３８号及び特願昭６３−５９４０９
号にて提案した樹脂封止方法によって同時成形すること
が出来る。
る制止樹脂４の射出成形は、本出願人がすでに出願した
特願昭６３−５０７３８号及び特願昭６３−５９４０９
号にて提案した樹脂封止方法によって同時成形すること
が出来る。
上記のごと（本発明によれば、ＦＰＣＫ実装した複数の
ＩＣチップを独立に樹脂封止することによって柔軟性を
備えた半導体装置を提供することが可能となり、この半
導体装置の非平面形状部への実装によって携帯機器の小
型薄型化に大なる効果な得ることが出来た。
ＩＣチップを独立に樹脂封止することによって柔軟性を
備えた半導体装置を提供することが可能となり、この半
導体装置の非平面形状部への実装によって携帯機器の小
型薄型化に大なる効果な得ることが出来た。
第１図は本発明の一実施例であるメモリ装置の平面図、
第２図は第１図の断面図、第３図は他の実施例で前記メ
モリ装置を金属板に装着した状態な示す断面図、第４図
は更に他の実施例で前記メモリ装置を携帯型コンピュー
タに装着した状態を示す断面図である。 １・・・・・・メモリ装置、 ２・・・・・・Ｉ”ＰＣ。 ４・・・・・・封止樹脂。 第２図 第４図
第２図は第１図の断面図、第３図は他の実施例で前記メ
モリ装置を金属板に装着した状態な示す断面図、第４図
は更に他の実施例で前記メモリ装置を携帯型コンピュー
タに装着した状態を示す断面図である。 １・・・・・・メモリ装置、 ２・・・・・・Ｉ”ＰＣ。 ４・・・・・・封止樹脂。 第２図 第４図
Claims (3)
- （１）配線パターンを有し、かつ柔軟性を有する回路基
板上に複数のＩＣチップを実装するとともに、各ＩＣチ
ップを独立に樹脂モールドしたことを特徴とする半導体
装置。 - （２）回路基板の裏面に金属板を固着したことを特徴と
する請求項１記載の半導体装置。 - （３）回路基板の裏面を非平面形状を有する基台に固着
したことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286782A JPH02133945A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63286782A JPH02133945A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02133945A true JPH02133945A (ja) | 1990-05-23 |
Family
ID=17708979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63286782A Pending JPH02133945A (ja) | 1988-11-15 | 1988-11-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02133945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495741B1 (ko) * | 2001-07-30 | 2005-06-16 | 세이코 엡슨 가부시키가이샤 | 회로 기판용 접속 장치, 이것을 사용한 잉크젯식 기록장치, ｉｃ칩 및 ｉｃ칩을 갖는 잉크 카트리지 |
-
1988
- 1988-11-15 JP JP63286782A patent/JPH02133945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100495741B1 (ko) * | 2001-07-30 | 2005-06-16 | 세이코 엡슨 가부시키가이샤 | 회로 기판용 접속 장치, 이것을 사용한 잉크젯식 기록장치, ｉｃ칩 및 ｉｃ칩을 갖는 잉크 카트리지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774473B1 (en) | Semiconductor chip module | |
| US7534966B2 (en) | Edge connection structure for printed circuit boards | |
| US5869889A (en) | Thin power tape ball grid array package | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| US6104095A (en) | Printed circuit board and chip-on-board packages using same | |
| JP2007109198A (ja) | 半導体記憶装置とそれを用いたｕｓｂメモリ装置 | |
| KR20060065561A (ko) | 반도체 장치 | |
| US6122172A (en) | Polymer stud grid array | |
| US6740973B1 (en) | Stacked structure for an image sensor | |
| US7358600B1 (en) | Interposer for interconnecting components in a memory card | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| US20070252263A1 (en) | Memory package structure | |
| US6469903B1 (en) | Flexible printed circuit and semiconductor device | |
| US6057594A (en) | High power dissipating tape ball grid array package | |
| JP3232723B2 (ja) | 電子回路装置およびその製造方法 | |
| JP2541532B2 (ja) | 半導体モジュ―ル | |
| JP3910711B2 (ja) | 回路モジュールと該モジュールを備えた電子機器 | |
| JPH11112121A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP2008078164A (ja) | 半導体装置とその製造方法 | |
| JPH1174421A (ja) | 複合型半導体装置 | |
| JP3769881B2 (ja) | 電子回路装置 | |
| JP3174957B2 (ja) | 電子回路モジュール用基板、およびこれを用いた電子回路モジュール | |
| JPH115384A (ja) | 薄型電子機器ならびにその製造方法 | |
| US7265446B2 (en) | Mounting structure for semiconductor parts and semiconductor device | |
| JPH05211380A (ja) | 電子部品の実装構造 |