JPH0213484B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は周波数及びテユーテイーをプログラム
で指定できる矩形波を出力する矩形波出力回路に
関する。

従来の矩形波出力回路について第１図の構成図
及び第２図のタイミングチヤートを参照して説明
する。第１のカウンタ１−１は、第１のアツプカ
ウンタ１−２、第１のレジスタ１−３、第１の比
較器１−４から構成されている。第１の比較レジ
スタ１−３にはプログラムにより計測時間を指定
する為の所定のデータが格納されている。第１の
アツプカウンタ１−２は第１のクロツク入力端子
１−５より供給される基準クロツク２−１を計数
する。第１の比較器１−４は、第１のアツプカウ
ンタ１−２が基準クロツク２−１をカウントアツ
プする毎に第１のアツプカウンタ１−２の内容と
第１の比較レジスタ１−３の内容の比較を行な
う。一致が検出されると第１の一致信号出力端子
１−６より一致信号を出力する。また第１のクリ
ア端子１−７へのクリア信号の入力により第１の
アツプカウンタ１−２はクリアされクリア信号が
解除されるのに同期して再び第１のクロツク入力
端子１−５より入力する基準クロツク２−１のカ
ウントアツプを始める。

第２のカウンタ１−８は第２のアツプカウンタ
１−９、第２の比較レジスタ１−１０、第２の比
較器１−１１から構成されている。第２の比較レ
ジスタ１−１０にはプログラムにより計測時間を
指定する為の所定のデータが格納されている。第
２のアツプカウンタ１−９は第２のクロツク入力
端子１−１２より供給される基準クロツク２−１
を計数する。第２の比較器１−１１は第２のアツ
プカウンタ１−９が基準クロツク２−１をカウン
トアツプする毎に第２のアツプカウンタ１−９の
内容と第２の比較レジスタ１−１０の内容の比較
を行なう。一致が検出されると第２の一致信号出
力端子１−１３より一致信号を出力する。また、
第２のクリア端子１−１４へのクリア信号の入力
により、第２のアツプカウンタ１−９はクリアさ
れ、クリア信号の解除に同期して再び第２のクロ
ツク入力端子１−１２より入力する基準クロツク
２−１のカウントアツプを始める。RSフリツプ
フロツプ１−１５のセツト入力には第１の一致信
号出力端子１−６が、またたリセツト入力には第
２の一致信号出力端子１−１３が接続されてい
る。矩形波はＱ出力１−１６により出力される。
第１のクリア端子１−７及び第２のクリア端子１
−１４には第２の一致信号出力端子１−１３が接
続されている。

次に動作を説明する。第１の比較レジスタ１−
３には、矩形波のロウレベルの期間を指定するデ
ータが、また第２の比較レジスタ１−１０には、
矩形波の周期を指定するデータがそれぞれプログ
ラムによりあらかじめ格納されている。第１のア
ツプカウンタ１−２及び第２のアツプカウンタ１
−９は基準クロツク２−１のカウントアツプを行
なう。第１の比較レジスタ１−３の内容と、第１
のアツプカウンタ１−２の内容が一致すると、第
１の比較器１−４より第１の一致信号２−２が出
力され、RSフリツプフロツプ１−１５をセツト
し、Ｑ出力１−１６からアクテイブレベル“１”
が出力される。

第２のカウンタ１−９と第２の比較レジスタ１
−１０の内部が一致すると、第２の比較器１−１
１より第２の一致信号２−３が出力される。RS
フリツプフロツプはリセツトされ、Ｑ出力１−１
６からロウレベル“０”が出力されると同時に第
１のアツプカウンタ１−２と第２のアツプカウン
タ１−９はクリアされる。第１のアツプカウンタ
１−２と第２のアツプカウンタ１−９はクリア後
再び基準クロツク２−１のカウントアツプを開始
し、Ｑ出力１−１６からは、第１の比較レジスタ
１−３によりデユーテイが、また第２の比較レジ
スタ１−１０より周期が指定された矩形波２−４
が出力される。

この方式によると、１つの矩形波出力に対して
２つのカウンタが必要である。矩形波の出力チヤ
ネルを多数有する矩形波出力回路では、使用部品
数を増大させるという大きな欠点があつた。

本発明は上記の欠点を除去し、部品数を最小限
に留めた矩形波出力回路の提供を目的とする。

本発明の矩形波出力回路は、基準クロツクを計
数するアツプカウンタと、矩形波出力のデユーテ
イおよび周期を示すデータをそれぞれ格納する第
一および第二の比較レジスタと、前記第一および
第二の比較器の出力を時分割で出力するマルチプ
レクサと、前記アツプカウンタの出力と前記マル
チプレクサの出力とを入力とし、その間の一致信
号を出力する単一の比較器と、RSフリツプフロ
ツプと、前記一致信号によつて前記RSフリツプ
フロツプの出力を反転させ前記第二の比較レジス
タとの一致信号によつて前記アツプカウンタを初
期設定する論理回路とを有し、前記RSフリツプ
フロツプの出力に所定の矩形波出力を得るように
したことを特徴とする。

本発明の実施例を第３図の構成図及び第４図の
タイミングチヤートを参照して説明する。基準ク
ロツク発生回路３−２は、内部または外部より供
給される基本クロツク４−０から基準クロツク４
−１を発生する回路である。３−１は基準クロツ
ク４−１を計数するアツプカウンタである。第１
の比較レジスタ３−３及び第２の比較レジスタ３
−４にはプログラムにより矩形波のデユーテイ及
び周波数を指定するデータがそれぞれ格納されて
いる。比較制御回路３−１７は基本クロツク４−
０から第１の比較レジスタ３−３の内容とカウン
タ３−１の内容とを比較する第１の比較信号４−
２、及び第２の比較レジスタ３−４の内容とカウ
ンタ３−１の内容とを比較する第２の比較信号４
−３を発生する。マルチプレクサ３−１８は第１
の比較信号４−２がハイレベル“１”の期間、第
１の比較レジスタ３−３の内容を比較器３−５に
出力し、第２の比較信号４−３がハイレベル
“１”の期間第２の比較レジスタ３−４の内容を
比較器３−５に出力する。比較器３−５は第１の
比較信号４−２がハイレベル“１”の期間第１の
比較レジスタ３−３の内容とカウンタ３−１の内
容を比較し、第２の比較信号４−３がハイレベル
“１”の期間第２の比較レジスタ３−４の内容と
カウンタ３−１の内容を比較する。RSフリツプ
フロツプ３−８のセツト入力３−１３には２入力
アンドゲート３−６の出力が、またリセツト入力
３−１４には２入力アンドゲート３−７の出力そ
れぞれ接続されている。Ｑ出力３−１５は出力バ
ツフアを介して出力端子３−１６より外部に導出
されている。

つぎに動作を説明する。カウンタ３−１は基準
クロツク４−１を計数し、計数値を比較器３−５
に出力している。比較器３−５は、第１の比較信
号４−２がハイレベル“１”の期間カウンタ３−
１と第１の比較レジスタとを比較し、一致が検出
された場合には第１の一致信号４−５を第１の比
較信号４−２に同期して出力端子３−１２より出
力する。同様に第２の比較信号４−３がハイレベ
ル“１”の期間カウンタ３−１と第２の比較レジ
スタとを比較し、一致が検出された場合には第２
の一致信号４−６を第２の比較信号４−３に同期
して出力端子３−１２より出力する。２入力アン
ドゲート３−６は、一方の入力端子には第１の比
較信号４−２が、また他方の入力端子には比較器
３−５の出力端子３−２が接続され、第１の比較
信号４−２がハイレベルの期間だけ比較器３−５
の出力を選択する。したがつて出力端子３−１２
より出力される一致信号の中から第１の比較信号
４−２と同期して出力される第１の一致信号４−
５だけを選択する。２入力アンドゲート３−７は
一方の入力端子には、第２の比較信号４−３が、
また他方の入力端子には、比較器３−５の出力端
子３−１２が接続され、第２の比較信号４−３が
ハイレベル“１”の期間だけ比較器３−５の出力
を選択する。したがつて出力端子３−１２より出
力される一致信号の中から第２の比較信号４−３
に同期して出力される第２の一致信号４−６だけ
を選択する。第１の一致信号４−５は、RSフリ
ツプフロツプ３−８をセツトしＱ出力３−１５か
らハイレベル“１”を出力する。また、第２の一
致信号４−６はRSフリツプフロツプ３−８をリ
セツトし、Ｑ出力３−１５をロウレベル“０”に
すると同時にカウンタ３−１をクリアする。カウ
ンタ３−１はクリア後再び基準クロツク４−１の
カウントアツプを開始し、Ｑ出力３−１５からは
第１の比較レジスタ３−３によりデユーテイが、
また第２の比較レジスタ３−４により周波数の指
定された矩形波４−７が出力され、出力端子３−
１６より外部に導出される。

本発明は以上説明したように、比較器を時分割
で使用することにより、１組のカウンタと比較器
に対して任意の比較レジスタを接続する事が可能
である。特に多数の出力チヤネルを有する矩形波
発生回路においては、部品数を大幅に減少させる
事ができるという大きな利点があり、矩形波出力
機能を持つ１チツプマイクロコンピユータに対し
ては実用効果が非常に大きい。

【図面の簡単な説明】

第１図は従来の矩形波出力回路を示すブロツク
図、第２図は第１図の動作を示すタイミング図、
第３図は本発明の実施例を示すブロツク図、第４
図は第３図の動作を示すタイミング図である。 １−１，１−８……カウンタ、１−２，１−
９，３−１……アツプカウンタ、１−３，１−１
０，３−３，３−４……比較レジスタ、１−４，
１−１１，３−５……比較器、１−１５，３−８
……RSフリツプフロツプ、１−５，１−１２…
…クロツク端子、２−１，４−１……基準クロツ
ク、１−６，１−１３……一致信号出力端子、１
−７，１−１４……クリア端子、３−１３……セ
ツト入力端子、３−１４……リセツト入力端子、
１−１６，３−１５……Ｑ出力端子、３−１６…
…外部導出端子、３−２……基準クロツク発生回
路、３−６，３−７……アンドゲート、４−２…
…第１の比較信号、４−３……第２の比較信号、
３−１２……比較器出力端子、３−１７……比較
制御回路、３−１８……マルチプレクサ、２−
２，４−５……第１の一致信号、２−３，４−６
……第２の一致信号、２−４，４−７……矩形波
出力、４−０……基本クロツク。

Claims (1)

【特許請求の範囲】
1. １ 基準クロツクを計数するカウンタと、作成す
   べきパルスのデユーテイおよび周波数を示す情報
   を夫々記憶する第１および第２のレジスタと、比
   較器と、前記カウンタの内容と前記第１のレジス
   タの内容との比較および前記カウンタの内容と前
   記第２のレジスタの内容との比較を前記比較器が
   交互に行なうように制御する制御回路と、前記比
   較器の出力に応答してパルスを作成する回路とを
   有し、作成されたパルスの立上りエツジおよび立
   下りエツジの一方は前記カウンタの内容と前記第
   １のレジスタの内容とが一致したことを示す第１
   の比較出力に同期し、前記作成されたパルスの立
   上りエツジおよび立下りエツジの他方は前記カウ
   ンタの内容と前記第２のレジスタの内容とが一致
   したことを示す第２の比較出力に同期しており、
   前記カウンタは前記第２の比較出力に同期してリ
   セツトされ前記第１の比較出力によつてはリセツ
   トされないことを特徴とする矩形波出力回路。