JPH02135966U - - Google Patents
Info
- Publication number
- JPH02135966U JPH02135966U JP4168489U JP4168489U JPH02135966U JP H02135966 U JPH02135966 U JP H02135966U JP 4168489 U JP4168489 U JP 4168489U JP 4168489 U JP4168489 U JP 4168489U JP H02135966 U JPH02135966 U JP H02135966U
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- write command
- data write
- output device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
第１図は本考案の一実施例に係るフアイル入出
力装置のＶＦＯ回路のブロツク構成図、第２図は
従来のフアイル入出力装置のブロツク構成図、第
３図は第２図に示したフアイル入出力装置により
データの読み書きがされる情報記録媒体のフオー
マツト、第４図は第２図に示したＶＦＯのブロツ
ク構成図、第５図ａ〜ｃはリードデータ信号とウ
インドウ・クロツク信号との関係を示すタイミン
グチヤート、第６図ａ〜ｂはドライブユニツトが
回転変動したときに情報記録媒体のフオーマツト
が破壊される様子を示す説明図、第７図ａ〜ｃは
第１図に示したフアイル入出力装置のＶＦＯ回路
の動作を示すタイミングチヤートである。 １０……ＶＣＯ回路１０、１１……発振周期制
限回路、１２……データライト命令デコード回路
、１３……制限切換回路１３、１４……制御電圧
、１０１，１０２，１１１，１１２……ワンシヨ
ツトマルチバイブレータ、１０３……遅延回路、
１２１……ラツチ回路、１２２……デコード回路
、１３１……正論理ＡＮＤ回路、１３２……負論
理ＡＮＤ回路、１３３……ＮＯＴ回路、Ｒ１，Ｒ
２，Ｒ３，Ｒ４……外付抵抗器、Ｃ１，Ｃ２，Ｃ
３，Ｃ４……外付コンデンサ。
力装置のＶＦＯ回路のブロツク構成図、第２図は
従来のフアイル入出力装置のブロツク構成図、第
３図は第２図に示したフアイル入出力装置により
データの読み書きがされる情報記録媒体のフオー
マツト、第４図は第２図に示したＶＦＯのブロツ
ク構成図、第５図ａ〜ｃはリードデータ信号とウ
インドウ・クロツク信号との関係を示すタイミン
グチヤート、第６図ａ〜ｂはドライブユニツトが
回転変動したときに情報記録媒体のフオーマツト
が破壊される様子を示す説明図、第７図ａ〜ｃは
第１図に示したフアイル入出力装置のＶＦＯ回路
の動作を示すタイミングチヤートである。 １０……ＶＣＯ回路１０、１１……発振周期制
限回路、１２……データライト命令デコード回路
、１３……制限切換回路１３、１４……制御電圧
、１０１，１０２，１１１，１１２……ワンシヨ
ツトマルチバイブレータ、１０３……遅延回路、
１２１……ラツチ回路、１２２……デコード回路
、１３１……正論理ＡＮＤ回路、１３２……負論
理ＡＮＤ回路、１３３……ＮＯＴ回路、Ｒ１，Ｒ
２，Ｒ３，Ｒ４……外付抵抗器、Ｃ１，Ｃ２，Ｃ
３，Ｃ４……外付コンデンサ。
補正 平１．７．１８
図面の簡単な説明を次のように補正する。
明細書第２３項第１９行の「第５図ａ〜ｃ」を
、「第５図」と補正する。
、「第５図」と補正する。
Claims (1)
- 【実用新案登録請求の範囲】 制御電圧に応じた周期の発振信号を出力する電
圧制御発振手段と、 フアイル入出力装置の制御部がデータライト命
令を出力したことを検出するデータライト命令検
出手段と、 前記電圧制御発振手段の発振周期の上限及び下
限を制限する発振周期制限手段と、 前記データライト命令検出手段がデータライト
命令を検出したときは、前記発振周期制限手段に
よる前記電圧制御手段の発振周期の制限を有効に
する制限切換手段と、 を備えたことを特徴とするフアイル入出力装置の
ＶＦＯ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168489U JPH02135966U (ja) | 1989-04-11 | 1989-04-11 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168489U JPH02135966U (ja) | 1989-04-11 | 1989-04-11 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135966U true JPH02135966U (ja) | 1990-11-13 |
Family
ID=31552565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4168489U Pending JPH02135966U (ja) | 1989-04-11 | 1989-04-11 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135966U (ja) |
-
1989
- 1989-04-11 JP JP4168489U patent/JPH02135966U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02135966U (ja) | ||
| JPS6067556U (ja) | クロツク再生回路 | |
| JP2735248B2 (ja) | フロッピィ・ディスク装置 | |
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| JPS6016367U (ja) | フロツピ−デイスクドライブ装置 | |
| JP2672115B2 (ja) | ディスク装置 | |
| JPS613588U (ja) | カウンタ回路 | |
| JPS6137554U (ja) | 画像切出し処理装置 | |
| JPS6130135U (ja) | スイッチ誤読取検出回路 | |
| JPS603910U (ja) | 磁気デイスク装置 | |
| JPS6121057U (ja) | 情報記録装置 | |
| JPS60118988U (ja) | 録音機能付時計 | |
| JPS6082789U (ja) | フロツピ・デイスク | |
| JPS60118989U (ja) | 録音機能付時計 | |
| JPS5866765U (ja) | リモ−トコントロ−ル装置 | |
| JPS62239476A (ja) | シ−ケンス制御回路 | |
| JPS60172194U (ja) | ドツトマトリクス表示器の表示方式 | |
| JPS5863897U (ja) | モ−タの回転制御回路 | |
| JPH01138140U (ja) | ||
| JPH0185956U (ja) | ||
| JPH026355U (ja) | ||
| JPS6024000U (ja) | プログラマブル・リ−ド・オンリ−・メモリ | |
| JPS59126358U (ja) | 発券装置 | |
| JPS5830962U (ja) | デイスクレコ−ドサイズ検出装置 | |
| JPH01143527U (ja) |