JPH02136755A - 消費電流見積り方法 - Google Patents
消費電流見積り方法Info
- Publication number
- JPH02136755A JPH02136755A JP63290709A JP29070988A JPH02136755A JP H02136755 A JPH02136755 A JP H02136755A JP 63290709 A JP63290709 A JP 63290709A JP 29070988 A JP29070988 A JP 29070988A JP H02136755 A JPH02136755 A JP H02136755A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information
- current consumption
- digital
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主としてＭＯＳディジタル回路等における消費
電流の見積り方法に関する。
電流の見積り方法に関する。
一般にこの種のＭＯＳディジタル回路における消費電流
の見積りには、■アナログ的回路シミュレータを用いる
見積り方法、■人手計算に基づく概略的見積り方法等が
用いられている。
の見積りには、■アナログ的回路シミュレータを用いる
見積り方法、■人手計算に基づく概略的見積り方法等が
用いられている。
■ アナログ的回路シミエレータを用いた見積り方法、
第３図は回路シミュレータを用いた見積り方法の主要過
程を示すフローチャートであり、消費電流の見積り対象
回路におけるトランジスタ等の素子レベルの要素及びこ
れらの接続情報２１と、これら要素を動作させるアナロ
グ信号等の入力情報２２とを、例えばキルヒホッフの方
程式を用いた直流解析、過渡応答解析等の連続的、即ち
アナログ的電気特性（電圧、電流）のシミュレーシヨン
が可能な回路シミュレータに入力して回路シミュレーシ
ョンを行い（Ｓ２１） 、消費電流波形として結果デー
タ２３を得、これに積分等の処理を施して消費電流見積
り値■１．を得る。
程を示すフローチャートであり、消費電流の見積り対象
回路におけるトランジスタ等の素子レベルの要素及びこ
れらの接続情報２１と、これら要素を動作させるアナロ
グ信号等の入力情報２２とを、例えばキルヒホッフの方
程式を用いた直流解析、過渡応答解析等の連続的、即ち
アナログ的電気特性（電圧、電流）のシミュレーシヨン
が可能な回路シミュレータに入力して回路シミュレーシ
ョンを行い（Ｓ２１） 、消費電流波形として結果デー
タ２３を得、これに積分等の処理を施して消費電流見積
り値■１．を得る。
■ 人手による概略的見積り方法、
第４図は人手計算による概略的見積り方法の主要過程を
示すフローチャートであり、消費電流の見積り対象回路
の回路図３１に基づき消費電流が特に大きいと予測され
る部分を人手によって抽出しく５３１） 、消費電流の
大きい部分と、その他の部分に分けて見積りを行う、こ
の抽出には、例えばＣＭＯＳ回路（相補型ＭＯＳ回路）
の消費電流■、１．は各ディジタル基本回路ユニット（
例えば論理ゲート回路）毎に下記（１１式で与えられる
から、これを用いて消費を流の大きいと予測される部分
を推定し、この部分について実験による方法、或いは人
手計算による方法等にて詳細に見積る（Ｓ３２）。
示すフローチャートであり、消費電流の見積り対象回路
の回路図３１に基づき消費電流が特に大きいと予測され
る部分を人手によって抽出しく５３１） 、消費電流の
大きい部分と、その他の部分に分けて見積りを行う、こ
の抽出には、例えばＣＭＯＳ回路（相補型ＭＯＳ回路）
の消費電流■、１．は各ディジタル基本回路ユニット（
例えば論理ゲート回路）毎に下記（１１式で与えられる
から、これを用いて消費を流の大きいと予測される部分
を推定し、この部分について実験による方法、或いは人
手計算による方法等にて詳細に見積る（Ｓ３２）。
１、、、 ＝ ｆ −Ｃ・Ｖ＋ ｆ −１，ｌ−＋１１
但し ｆ・・・動作周波数 Ｃ・・・負荷容量 ■・・・電源電圧 ｒｖａ・・・貫通電流 他の部分については例えば（２）式等を用いて見積る（
Ｓ３３） 。
但し ｆ・・・動作周波数 Ｃ・・・負荷容量 ■・・・電源電圧 ｒｖａ・・・貫通電流 他の部分については例えば（２）式等を用いて見積る（
Ｓ３３） 。
１ｏｓｓ ’ ＝ （ｆ−で・■十下・冨）×論理ゲー
ト数 ・・・（２） 但し、 Ｔ・・・動作周波数の平均 で・・・負荷装置の平均 Ｉ□・・・貫通電流の平均 なお、（２）式中論理ゲート数はディジタル基本回路ユ
ニットを示す。
ト数 ・・・（２） 但し、 Ｔ・・・動作周波数の平均 で・・・負荷装置の平均 Ｉ□・・・貫通電流の平均 なお、（２）式中論理ゲート数はディジタル基本回路ユ
ニットを示す。
消費電流の大きい部分について（１１式を用いて得た消
費電流と、（２）弐に基づいて得たそれ以外の部分につ
いての消費電流とを加算しく５３４） 、消費電流見積
り値！。、３を得る。
費電流と、（２）弐に基づいて得たそれ以外の部分につ
いての消費電流とを加算しく５３４） 、消費電流見積
り値！。、３を得る。
ところで前述した■アナログシミュレータを用いる消費
電流の見積り方法は小規模回路については精度よく見積
ることが出来るが、中、大規模回路については回路規模
の増大に従って大型で高速の計算機を必要とし、しかも
これによっても十分に対処できるとは限らず、経済的制
約が大きいという問題があった。
電流の見積り方法は小規模回路については精度よく見積
ることが出来るが、中、大規模回路については回路規模
の増大に従って大型で高速の計算機を必要とし、しかも
これによっても十分に対処できるとは限らず、経済的制
約が大きいという問題があった。
また■人手計算による概略的計算方法は精度が悪く、見
積りに多大の時間を要し、しかも見積る設計者の技術レ
ベルによって見積り精度が大幅にばらつく等の問題があ
った。
積りに多大の時間を要し、しかも見積る設計者の技術レ
ベルによって見積り精度が大幅にばらつく等の問題があ
った。
本発明はかかる事情に鑑みなされたものであって、その
目的とするところは経済的に安価な計算機での処理が可
能で、しかも適正な精度で見積りが出来る消費電流見積
り方法を提供するにある。
目的とするところは経済的に安価な計算機での処理が可
能で、しかも適正な精度で見積りが出来る消費電流見積
り方法を提供するにある。
本発明に係る消費電流見積り方法は、論理シミュレータ
にディジモル回路ニュットの動作定義情報と共にディジ
タル回路情報、入力情報を入力し、得られた論理シミュ
レーション結果情報である各ディジタル回路ユニット毎
の動作履歴情報と、予め求めである各ディジタル回路の
消費電流見積り一般式とに基づいて消費電流の見積りを
行う。
にディジモル回路ニュットの動作定義情報と共にディジ
タル回路情報、入力情報を入力し、得られた論理シミュ
レーション結果情報である各ディジタル回路ユニット毎
の動作履歴情報と、予め求めである各ディジタル回路の
消費電流見積り一般式とに基づいて消費電流の見積りを
行う。
本発明にあってはこれによって、回路シミュレーション
に代わる論理シミュレーションの結果とディジタル回路
毎の消費電流見積り一般式とを用いて消費ｘｉを適切な
精度で、しかも効率的に消費電流を見積ることが可能と
なる。
に代わる論理シミュレーションの結果とディジタル回路
毎の消費電流見積り一般式とを用いて消費ｘｉを適切な
精度で、しかも効率的に消費電流を見積ることが可能と
なる。
以下本発明を図面に基づき具体的に説明する。
第１図は本発明に係る消費電流の見積り方法の主要過程
を示すフローチャート、第２図はタイムチャートである
。
を示すフローチャート、第２図はタイムチャートである
。
先ず、論理シミュレーション対象回路の回路情報ｌ、デ
ィジタル人力信号波形からなる入力情報２、各種ディジ
タル基本回路ユニットの動作を定義した動作定義情報３
、論理シミュレーション期間ｔ、。１１．内における回
路内の各個別ディジタル基本回路ユニットの動作Ｍ歴を
記憶させておくべき期間、即ち記憶スタート時間Ｃｔｓ
）、記憶エンド時間（ｔｌ）の設定時間４を論理シミ
ュレータに人力してｔ、。１ｍ１間にわたって論理シミ
ュレーションを行い（Ｓｌ）、第２図（イ）、（ロ）、
（ハ）に示す如き各ディジタル基板回路ユニット毎の動
作履歴情報５を得る。
ィジタル人力信号波形からなる入力情報２、各種ディジ
タル基本回路ユニットの動作を定義した動作定義情報３
、論理シミュレーション期間ｔ、。１１．内における回
路内の各個別ディジタル基本回路ユニットの動作Ｍ歴を
記憶させておくべき期間、即ち記憶スタート時間Ｃｔｓ
）、記憶エンド時間（ｔｌ）の設定時間４を論理シミ
ュレータに人力してｔ、。１ｍ１間にわたって論理シミ
ュレーションを行い（Ｓｌ）、第２図（イ）、（ロ）、
（ハ）に示す如き各ディジタル基板回路ユニット毎の動
作履歴情報５を得る。
次に得られた動作履歴情報５に基づいて第２図（ニ）に
示す如き１−１１間で対象回路内における各個別のディ
ジタル基本回路ユニット毎の発生イベント数６の抽出を
行う（Ｓ２）。
示す如き１−１１間で対象回路内における各個別のディ
ジタル基本回路ユニット毎の発生イベント数６の抽出を
行う（Ｓ２）。
なお、ここに１イベントとはディジタル基本回路のユニ
ット出力状態が、例えばローレベルーノ＼イレベル→ロ
ーレベル、或いはハイレベル−ローレベル−ハイレベル
の如（２度変化した状態をいう。
ット出力状態が、例えばローレベルーノ＼イレベル→ロ
ーレベル、或いはハイレベル−ローレベル−ハイレベル
の如（２度変化した状態をいう。
またデータベースとして保持されている対象回路におけ
るＬＳＩの平面的な構成であるパターン情１１７及び前
記パターン情報から寄生素子情報を抽出するうえでの抽
出ルール情報８に基づいて、対象回路内の寄生素子情ｔ
１（主に負荷容量）の抽出を行い（Ｓ３）、各個別ディ
ジタル基本回路ユニット毎の寄生素子情報９を求める。
るＬＳＩの平面的な構成であるパターン情１１７及び前
記パターン情報から寄生素子情報を抽出するうえでの抽
出ルール情報８に基づいて、対象回路内の寄生素子情ｔ
１（主に負荷容量）の抽出を行い（Ｓ３）、各個別ディ
ジタル基本回路ユニット毎の寄生素子情報９を求める。
一方予め、各種ディジタル基本回路ユニットの１イベン
ト当りの消費電流を与える一般式（負荷容量の関数）１
０、例えばインバータについての一般式（＋Ｈｖ ＝
ｆ ＋ｎｖ （Ｃ） ２人力ＮＯＲ回路の一般式Ｉ２．
４゜、＝ｆ工。Ｉ （Ｃ）等を求めてお（。
ト当りの消費電流を与える一般式（負荷容量の関数）１
０、例えばインバータについての一般式（＋Ｈｖ ＝
ｆ ＋ｎｖ （Ｃ） ２人力ＮＯＲ回路の一般式Ｉ２．
４゜、＝ｆ工。Ｉ （Ｃ）等を求めてお（。
そして次に先に求めた各個別ディジタル基本回路ユニッ
ト毎のイベント数６．負荷容量９及び負荷容量の関数で
表わした消費電流を与える一般式１０に基づき対象回路
内における各同種のディジタル基本回路ユニット群毎に
下記（３）、 （４）式に従って１、−１．間における
消費電流を計算する（Ｓ４）。
ト毎のイベント数６．負荷容量９及び負荷容量の関数で
表わした消費電流を与える一般式１０に基づき対象回路
内における各同種のディジタル基本回路ユニット群毎に
下記（３）、 （４）式に従って１、−１．間における
消費電流を計算する（Ｓ４）。
対象回路内における全てのインバータ（例えばｎ個）で
消費される電流の和１１ＮＶ群は一般化して下記（３）
式で与えられる。
消費される電流の和１１ＮＶ群は一般化して下記（３）
式で与えられる。
１＋＋Ｊ’￥ｖ＝Σ（インバータにのイベント数）ｆ
＋Ｈｖ （ＣＩ＋ ）・・・（３）但し ｆ ＩＮＶ
（Ｃｍ ） ＝インバータＫ（Ｋ＝１−ｎ）のイベント
当りの消費電流 また対象回路内における全ての２人力ＮＯＲ回路（例え
ばｍ個）で消費される電流の和１２ＮＯＲ群は一般化し
て下記（４）式で与えられる。
＋Ｈｖ （ＣＩ＋ ）・・・（３）但し ｆ ＩＮＶ
（Ｃｍ ） ＝インバータＫ（Ｋ＝１−ｎ）のイベント
当りの消費電流 また対象回路内における全ての２人力ＮＯＲ回路（例え
ばｍ個）で消費される電流の和１２ＮＯＲ群は一般化し
て下記（４）式で与えられる。
１ ｇＨ０１群＝Σ（２ＮＯＲＫのイベント数） ・
ｆｚＮｏｍ（Ｃｘ ）・・・（４） 但し ｆ ｉｓｏｇ（Ｃｍ ）−ＮＯＲ回路回路Ｋ＝１
−ｍ）の１イベント当りの消費 電流 同様にして見積り対象回路内に存在する他の各種ディジ
タル基本回路ユニットについても、その各種回路毎に期
間１．−１．における消費電流を計算する。
ｆｚＮｏｍ（Ｃｘ ）・・・（４） 但し ｆ ｉｓｏｇ（Ｃｍ ）−ＮＯＲ回路回路Ｋ＝１
−ｍ）の１イベント当りの消費 電流 同様にして見積り対象回路内に存在する他の各種ディジ
タル基本回路ユニットについても、その各種回路毎に期
間１．−１．における消費電流を計算する。
そして見積り対象回路における１、−１，間の総消費電
流Ｉ Ｏ１２を下記（５）式に従って算出する（Ｓ５）
。
流Ｉ Ｏ１２を下記（５）式に従って算出する（Ｓ５）
。
１、 −１゜
見積り対象回路内に、例えば発振回路等の特殊回路が存
在する場合には第３図に示す従来方法と同様に当該回路
についての回路シミュレーションを行って上記した各消
費電流とは別個にその消費電流１１の見積り （見積り
値ｒ、、ｌを行い、これらを（５）弐においてその分子
側に加算する。
在する場合には第３図に示す従来方法と同様に当該回路
についての回路シミュレーションを行って上記した各消
費電流とは別個にその消費電流１１の見積り （見積り
値ｒ、、ｌを行い、これらを（５）弐においてその分子
側に加算する。
以上の如く本発明方法にあっては、従来の回路シミュレ
ーションに代えて論理シミュレーションを用いるから、
大規模なディジタル回路についても見積り値にばらつき
がなく適正な精度で、しかも効率的に消費電流の見積も
りが可能となるなど、本発明は優れた効果を奏するもの
である。
ーションに代えて論理シミュレーションを用いるから、
大規模なディジタル回路についても見積り値にばらつき
がなく適正な精度で、しかも効率的に消費電流の見積も
りが可能となるなど、本発明は優れた効果を奏するもの
である。
第１図は本発明方法の主要過程を示すフローチャート、
第２図はタイムチャート、第３．４図は夫々従来におけ
る消費電流見積り方法の主要過程を示すフローチャート
である。 １・・・回路情報 ２・・・入力情報 ３・・・各種デ
ィジタル基本回路ユニットの動作定義情報 ４・・・動
作履歴情報を求める設定時間 ５・・・動作履歴情報６
・・・各個別ディジタル基本回路ユニット毎のイベント
数 ｌＯ・・・各個別ディジタル基本回路ユニット毎の
消費電流一般式 なお、図中、同一符号は同一、又は相当部分を示す。
第２図はタイムチャート、第３．４図は夫々従来におけ
る消費電流見積り方法の主要過程を示すフローチャート
である。 １・・・回路情報 ２・・・入力情報 ３・・・各種デ
ィジタル基本回路ユニットの動作定義情報 ４・・・動
作履歴情報を求める設定時間 ５・・・動作履歴情報６
・・・各個別ディジタル基本回路ユニット毎のイベント
数 ｌＯ・・・各個別ディジタル基本回路ユニット毎の
消費電流一般式 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- （１）ディジタル回路ユニット等の要素を含む消費電流
の見積り対象回路における前記要素及びこれらの接続情
報を含む回路情報、前記各要素のディジタル動作定義情
報及び前記各要素を動作させるに必要なディジタル入力
情報に基づき論理シミュレーションを行い、前記各要素
夫々のディジタル動作履歴情報を求める過程と、 これらのディジタル動作履歴情報と、予め 求めた各要素毎の消費電流見積り一般式とに基づき見積
り対象回路の総消費電流の見積り値を算出する過程と、 を含むことを特徴とする消費電流見積り方 法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290709A JPH0682136B2 (ja) | 1988-11-16 | 1988-11-16 | 消費電流見積り方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63290709A JPH0682136B2 (ja) | 1988-11-16 | 1988-11-16 | 消費電流見積り方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02136755A true JPH02136755A (ja) | 1990-05-25 |
| JPH0682136B2 JPH0682136B2 (ja) | 1994-10-19 |
Family
ID=17759504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63290709A Expired - Lifetime JPH0682136B2 (ja) | 1988-11-16 | 1988-11-16 | 消費電流見積り方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682136B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6042613A (en) * | 1996-12-26 | 2000-03-28 | Ricoh Company, Ltd. | LSI design aiding apparatus |
| US6493659B1 (en) | 1998-05-29 | 2002-12-10 | Nec Corporation | Power consumption calculating apparatus and method of the same |
| JP2009237700A (ja) * | 2008-03-26 | 2009-10-15 | Fujitsu Ltd | システムｌｓｉの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 |
| US7900172B2 (en) | 2005-09-29 | 2011-03-01 | Fujitsu Limited | Method and apparatus for analyzing power consumption |
| US8095354B2 (en) | 2006-09-06 | 2012-01-10 | Fujitsu Limited | Power consumption peak estimation program for LSI and device therefor |
-
1988
- 1988-11-16 JP JP63290709A patent/JPH0682136B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6042613A (en) * | 1996-12-26 | 2000-03-28 | Ricoh Company, Ltd. | LSI design aiding apparatus |
| US6493659B1 (en) | 1998-05-29 | 2002-12-10 | Nec Corporation | Power consumption calculating apparatus and method of the same |
| US7900172B2 (en) | 2005-09-29 | 2011-03-01 | Fujitsu Limited | Method and apparatus for analyzing power consumption |
| US8095354B2 (en) | 2006-09-06 | 2012-01-10 | Fujitsu Limited | Power consumption peak estimation program for LSI and device therefor |
| JP2009237700A (ja) * | 2008-03-26 | 2009-10-15 | Fujitsu Ltd | システムｌｓｉの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682136B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wang et al. | Extended Krylov subspace method for reduced order analysis of linear circuits with multiple sources | |
| Berkelaar et al. | Computing the entire active area/power consumption versus delay tradeoff curve for gate sizing with a piecewise linear simulator | |
| Shih et al. | ILLIADS: A fast timing and reliability simulator for digital MOS circuits | |
| US6094527A (en) | Method and apparatus for estimating IC power consumption | |
| US20020157069A1 (en) | Method and apparatus for preparing a simulation model semiconductor integrated circuit at power terminal for simulating electromagnetic interference | |
| US6769100B2 (en) | Method and system for power node current waveform modeling | |
| Shin et al. | Power distribution analysis of VLSI interconnects using model order reduction | |
| Ma et al. | Fast interval-valued statistical modeling of interconnect and effective capacitance | |
| US7185298B2 (en) | Method of parasitic extraction from a previously calculated capacitance solution | |
| Cherkauer et al. | Channel width tapering of serially connected MOSFET's with emphasis on power dissipation | |
| JPH0682136B2 (ja) | 消費電流見積り方法 | |
| Biagetti et al. | SiSMA-a tool for efficient analysis of analog CMOS integrated circuits affected by device mismatch | |
| JP3296320B2 (ja) | ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体 | |
| Jain et al. | RTL to GDSII Implementation of RADIX-4 Booth Multiplier using Opensource EDA tools | |
| Brusamarello et al. | Probabilistic approach for yield analysis of dynamic logic circuits | |
| Guerra-Gómez et al. | Sensitivity analysis in the optimal sizing of analog ICs by evolutionary algorithms | |
| US20040073418A1 (en) | Method and system for modeling of effective capacitance in logic circuits | |
| JP3091013B2 (ja) | Ｌｓｉ設計用データベースの作成装置 | |
| TWI228349B (en) | Earle latch circuit and design method thereof | |
| Zhao | Assessment on the Applicability of Logical Effort to Standard-Cell RCA in CIC Integrators with SPICE Verification | |
| Chen et al. | Register-transfer-level power estimation based on technology decomposition | |
| Disha et al. | High-Speed Adder Design: Propagation Delay Comparison of CMOS RCA and CLA | |
| de Benito et al. | A Switched Capacitor Memristor Emulator Using Stochastic Computing. Technologies 2022, 10, 39 | |
| Jun et al. | KMIX: a mixed-mode simulator for analog/digital circuits using event driven waveform relaxation method | |
| Alluri et al. | Mapping of five input wallace tree using cadence tool for low power, low area and high speed |