JPH02140960A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH02140960A
JPH02140960A JP29502388A JP29502388A JPH02140960A JP H02140960 A JPH02140960 A JP H02140960A JP 29502388 A JP29502388 A JP 29502388A JP 29502388 A JP29502388 A JP 29502388A JP H02140960 A JPH02140960 A JP H02140960A
Authority
JP
Japan
Prior art keywords
silicon
film
aluminum
content
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29502388A
Other languages
English (en)
Other versions
JP2727605B2 (ja
Inventor
Shinichi Tonari
真一 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29502388A priority Critical patent/JP2727605B2/ja
Publication of JPH02140960A publication Critical patent/JPH02140960A/ja
Application granted granted Critical
Publication of JP2727605B2 publication Critical patent/JP2727605B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は耐湿性の向上を目的とした半導体集積回路装置
及びその製造方法に関する。
〔従来の技術〕
モールドパッケージの半導体集積回路装置は、セラミッ
クパッケージのそれに比較して、ブラッシャクッカテス
トに代表される耐湿性試験に於いてチップのポンディン
グ電極として用いられているアルミが腐食されやすい。
このため従来、チップの組立て工程、いわゆる後工程に
於いて、モールド樹脂の材質を改良したり、樹脂封入技
術の改良により外部から侵入する水分が不純物を防ぐこ
とによって耐湿性を向上させている。
〔発明が解決しようとする課題〕
上述した従来のモールド樹脂の改良による耐湿性の向上
には以下に述べる問題がある。第1にモールド樹脂とリ
ードフレームの間隙から水分が侵入して耐湿性を低下さ
せるといった不良モードの対策として、モールド樹脂と
リードフレームとの密着力の高い樹脂を用いる必要があ
るが、これにより封入工程にて用いる金型と樹脂とが剥
離しにくくなるため製造上の困難さが発生する。
第2に、モールドパッケージ内にある水分が、実装工程
に於けるハンダリフロー工程に代表される熱処理工程に
於いて、膨張し樹脂のクラックを引き起こし、耐湿性の
低下を引き起してしまうことの対策として、樹脂を硬く
して、クラックが発生しない様に機械的強度を大きくす
る必要があるが、これによって高度の大きくなった樹脂
がその応力のためにチップを損傷してしまう問題が発生
する。さらに、最近は、実装時の集積度を向上するため
に表面実装型パッケージに代表される様にパッケージの
多ピン化、縮小化、薄化が進められているが、これは上
述した様な耐湿性不良を改善することをますます困難に
している。
〔課題を解決するための手段〕
本発明は、同一のアルミ層より形成されたアルミ配線及
びポンディング電極に於いてポンディング電極のみが耐
食性の高いアルミ・シリコン合金よりなることを特徴と
している。さらに、本発明はパッシベーション膜の被膜
及びボンディングパッド部分の開口を行った後、ウェハ
ー全面にシリコン膜をつけ、熱処理をして、ポンディン
グ開口部分にてポンディング電極であるところのアルミ
とこれに接して付けられたシリコンとが合金化スルモの
のパッシベーション膜の表面に付けられたシリコン膜は
合金化しないことを利用して、シリコンのみを除去する
エツチングで行うことによってパッシベーション膜表面
のポリシリコン膜を除去する手段を有している。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図(A)乃至(D)は本発明の一実施例の断面図で
ある。まず、第1図(A)のように、素子形成後のシリ
コン基板1上に1μm厚程度でシリコン含有率が0.0
1%未満のアルミニウム膜をつけ、パターンニングを行
ってアルミニウム配線3とポンディング電極3′を形成
する。この表面にパッシベーション膜として用いる約1
μmの厚さのシリコン窒化膜4をつけ、ポンディング電
極3′部分を開口する。以下述べた構造の製造方法は現
在行われいる既存の技術を用いて問題ない。またパッシ
ベーション膜4は、プラズマ窒化膜や、リンガラス、ポ
リイミド膜など従来バッジベージコン膜として用いられ
ているものでかまわない。次に、第1図(B)のように
、蒸着法にて0.01〜0.2μm例えば500人程鹿
のポリシリコン5をつける。次に、第1図(c)のよう
に窒素雰囲気にて400〜500℃の間の450℃で熱
処理を行う。その時間は10〜90分、例えば60分に
する。これによってポンディング開口部にて露出してい
るアルミニウムとシリコンが反応し、アルミ−シリコン
合金膜311となる。シリコンの含有率は0.01〜1
%となる。このときポンディング開口部以外に於いてパ
ッシベーション膜上につけられたポリシリコンは合金化
しない。そして、第1図(D)のように、酸素を20%
含んだCF4ガスを導入し50paの圧力にて高周波電
力を印加して得られるプラズマガスにてシリコン膜5を
除去する。この時シリコン膜の下にあるパッシベーショ
ン膜するいはアルミ−シリコン合金3″はほとんど膜ベ
リしない為シリコンのみが選択的に除去される。
第1図(B)に示す様なシリコン膜5をつける方法とし
てプラズマCVD法を用いてもよい。この方法は真空チ
ャンバー内にシラン(SiH4)を導入し5〜15pa
の圧力とし、約400℃の温度にて高周波電力を印加す
ることによってアモルファスシリコン膜をつけることが
できる。
〔発明の効果〕
以上説明した様に、本発明による半導体チップはポンデ
ィング電極が耐食性のある合金となっているために従来
品に比較して、耐湿性を大きく向上することができる。
さらに、ポンディング電極のみを合金化し、配線部分は
従来のアルミのままであることを可能とする構造及び製
法であるために、ショットキーダイオードに代表される
様に配線材によって大きく特性の変化する素子を搭載し
た集積回路に於いても何ら問題を引き起こさない。さら
に、リソグラフィー工程の回数が増加することもなく、
アルミ配線とポンディング電極が同時に形成されること
は従来通りであるために、工程が複雑になることもない
割には効果の大きい際めで優れた方法である。
【図面の簡単な説明】
第1図(A)乃至(D)は本発明の一実施例を工程順に
示す縦断面図である。 1・・・・・・シリコン基板、2・・・・・・層間絶縁
膜、3・・・・・・アルミ配線、3′・・・・・・ポン
ディング電極、3″・・・・・・シリコン−アルミ合金
、4・・・・・・シリコン窒化L  5・・・・・・シ
リコン膜。 代理人 弁理士  内 原   晋 隋1図

Claims (2)

    【特許請求の範囲】
  1. (1)最上層のアルミニウム配線膜がパッシベーション
    膜で選択的に覆われ、露出した部分をボンディングパッ
    ドとする半導体装置において、該パッドの少なくとも表
    面部分はシリコン含有率が0.01〜1%のアルミニウ
    ムシリコン合金であり、それ以外はシリコン含有率が0
    .01%未満であることを特徴とする半導体装置。
  2. (2)シリコン含有率が0.01%未満であるアルミニ
    ウム配線層を形成し、該層をパッシベーション膜で選択
    的に覆い、全面にシリコン膜をつけ、窒素雰囲気にて熱
    処理を行い、フレオンガスを主体としたプラズマエッチ
    ング方法を用いて該ポリシリコン膜の除去を行うことを
    特徴とする半導体装置の製造方法。
JP29502388A 1988-11-21 1988-11-21 半導体装置及びその製造方法 Expired - Lifetime JP2727605B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29502388A JP2727605B2 (ja) 1988-11-21 1988-11-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29502388A JP2727605B2 (ja) 1988-11-21 1988-11-21 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH02140960A true JPH02140960A (ja) 1990-05-30
JP2727605B2 JP2727605B2 (ja) 1998-03-11

Family

ID=17815329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29502388A Expired - Lifetime JP2727605B2 (ja) 1988-11-21 1988-11-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2727605B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026584B2 (en) * 2007-10-18 2011-09-27 Samsung Electronics Co., Ltd. Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026584B2 (en) * 2007-10-18 2011-09-27 Samsung Electronics Co., Ltd. Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof

Also Published As

Publication number Publication date
JP2727605B2 (ja) 1998-03-11

Similar Documents

Publication Publication Date Title
US11094646B2 (en) Methods of manufacturing an integrated circuit having stress tuning layer
KR940008373B1 (ko) 반도체 장치의 제조방법
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
US7795137B2 (en) Manufacturing method of semiconductor device
JPH0530050B2 (ja)
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
KR100198683B1 (ko) 반도체 장치의 생산 방법
JP2826787B2 (ja) 半導体装置
JPH02140960A (ja) 半導体装置及びその製造方法
JP2684387B2 (ja) 電子装置およびその作製方法
US6479402B1 (en) Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
CN116072645A (zh) 半导体封装组件及这种半导体封装组件的制造方法
JPH06267935A (ja) 半導体装置の製造方法
JP3498619B2 (ja) 半導体装置とその製法
JPS5974651A (ja) 半導体装置
JPH01282844A (ja) 樹脂封止型半導体装置
JPH03165036A (ja) 半導体装置
JPS58166748A (ja) 半導体装置
JPS6244690B2 (ja)
JPH04324958A (ja) 半導体装置
JPH07326709A (ja) マルチチップ半導体パッケージ及びその製造方法
JPS59172258A (ja) 半導体装置
JPH0260154A (ja) リードフレームおよびそれを用いた電子装置の作製方法
JPH0851087A (ja) 半導体装置の製造方法と半導体ウエハ構造
KR19980033831A (ko) 반도체 장치 제조방법