JPH02142151A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH02142151A JPH02142151A JP63296655A JP29665588A JPH02142151A JP H02142151 A JPH02142151 A JP H02142151A JP 63296655 A JP63296655 A JP 63296655A JP 29665588 A JP29665588 A JP 29665588A JP H02142151 A JPH02142151 A JP H02142151A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- integrated circuit
- lead
- bump
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路装置に関し、特にリードを複数のチ
ップで共用化し、高密度に実装できる構造を有する集積
回路装置に関する。
ップで共用化し、高密度に実装できる構造を有する集積
回路装置に関する。
従来、集積回路チップ表面の周辺部に形成した複数個の
リード接続用バンプと、テープに固着されたリードフレ
ームのリードとを直接ボンディング接続（以下、ＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）と
略記する）する集積回路装置は１個の集積回路チップの
一主面上に形成された複数個のバンプに対して１組のＴ
ＡＢ！Ｊ−ドのそれぞれのリードがボンディングされて
いた。そのため１組のＴＡＢリードの片面側にのみ集積
回路チップが搭載されていた。
リード接続用バンプと、テープに固着されたリードフレ
ームのリードとを直接ボンディング接続（以下、ＴＡＢ
（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）と
略記する）する集積回路装置は１個の集積回路チップの
一主面上に形成された複数個のバンプに対して１組のＴ
ＡＢ！Ｊ−ドのそれぞれのリードがボンディングされて
いた。そのため１組のＴＡＢリードの片面側にのみ集積
回路チップが搭載されていた。
上述した従来の集積回路装置では、１組のＴＡＢリード
の片面側にバンプを介して１個の集積回路チップがボン
ディングされているだけであったので、最終的に組み立
てた時のチップ実装密度が低いという欠点がある。
の片面側にバンプを介して１個の集積回路チップがボン
ディングされているだけであったので、最終的に組み立
てた時のチップ実装密度が低いという欠点がある。
本発明の目的は、Ｌ組のＴＡＢ！Ｊ−ドに搭載される集
積回路チップの数を増やし、チップを小面積で高密度に
実装された集積回路装置を提供することにある。
積回路チップの数を増やし、チップを小面積で高密度に
実装された集積回路装置を提供することにある。
本発明の集積回路装置は、集積回路チップ表面の周辺部
に形成した複数個のリード接続用バンプとテープに固着
されたリードフレームを直接ポンディング接続する集積
回路装置において第１のチップ及び第２のチップが共通
のリードフレームに対し、上面及び下面に個々にポンデ
ィングされ、第１のチップのチップサイズは、第２のチ
ップのバンプ形成領域の内周よりも小さいことを特徴と
する。このような構成により、１組のＴＡＥリードにつ
いて、上下両面に別個の集積回路チップを搭載でき、実
装密度を高めることができるものである。
に形成した複数個のリード接続用バンプとテープに固着
されたリードフレームを直接ポンディング接続する集積
回路装置において第１のチップ及び第２のチップが共通
のリードフレームに対し、上面及び下面に個々にポンデ
ィングされ、第１のチップのチップサイズは、第２のチ
ップのバンプ形成領域の内周よりも小さいことを特徴と
する。このような構成により、１組のＴＡＥリードにつ
いて、上下両面に別個の集積回路チップを搭載でき、実
装密度を高めることができるものである。
次に、本発明について図面を参照して説明する。
第１図は、本発明の第１の実施例であり、第２図は第１
図Ａ−Ａ’間の断面図である。第１図および第２図に示
すようにリード４に対して第１のチップｌがバンプ３′
を介して接続され、その外側で第２のチップ２がバンプ
３を介して接続されており、第１のチップｌ及び第２の
チップ２はそれぞれ、リード４の上下面にポンティング
されている。第１のチップ１側から、第２のチップ２を
見た時には、第１図のように第２のチップ２のバンプ３
が形成される領域の内周より第１のチップｌの外周が小
さくなっている。
図Ａ−Ａ’間の断面図である。第１図および第２図に示
すようにリード４に対して第１のチップｌがバンプ３′
を介して接続され、その外側で第２のチップ２がバンプ
３を介して接続されており、第１のチップｌ及び第２の
チップ２はそれぞれ、リード４の上下面にポンティング
されている。第１のチップ１側から、第２のチップ２を
見た時には、第１図のように第２のチップ２のバンプ３
が形成される領域の内周より第１のチップｌの外周が小
さくなっている。
本発明の集積回路を形成する方法を第３図〜第５図に断
面図として示す。第３図の第１のチップ１は従来通りリ
ード４をバンプ３′を介してポンディングし、次に上面
外周部にバンプ３を持つ第２のチップ２を第３図の様に
第１のチップ１に伸延するリード直下にバンプ３が配置
されるように設置する。第４図にリード４を第２のチッ
プ２にハンプ３を介してポンディングする工程を示す。
面図として示す。第３図の第１のチップ１は従来通りリ
ード４をバンプ３′を介してポンディングし、次に上面
外周部にバンプ３を持つ第２のチップ２を第３図の様に
第１のチップ１に伸延するリード直下にバンプ３が配置
されるように設置する。第４図にリード４を第２のチッ
プ２にハンプ３を介してポンディングする工程を示す。
ポンディングツール５は、第２のチップ２のポンディン
グ領域すなわち、バンプ３の形成されている外周領域の
み押さえ、第１のチップｌには、接触しない様に内側が
えぐれている。こうして第５図に示すように第１のチッ
プ１がバンプ３′を介してリード４に接続さｈ、第２の
チップ２がバンプ３を介して第１のチップ１の外側でリ
ード４に接続された構成が得られる。このような構成の
ＴＡＢ’）−ドは、第１のチップと第２のチップに共通
の信号を与える場合、あるいは、電源電位を与える場合
に有効である。
グ領域すなわち、バンプ３の形成されている外周領域の
み押さえ、第１のチップｌには、接触しない様に内側が
えぐれている。こうして第５図に示すように第１のチッ
プ１がバンプ３′を介してリード４に接続さｈ、第２の
チップ２がバンプ３を介して第１のチップ１の外側でリ
ード４に接続された構成が得られる。このような構成の
ＴＡＢ’）−ドは、第１のチップと第２のチップに共通
の信号を与える場合、あるいは、電源電位を与える場合
に有効である。
第６図は本発明の第２の実施例を示す平面図である。リ
ード６は、第２のチップにバンプ３が形成されていない
ため、第２のチップ２には接続されていない。また、リ
ード７は、第２のチップに形成されたバンプ３にのみ接
続され、第１のチップｌまで達していない。したがって
、第１の実施例の様に全てのリードを第１のチップ１お
よび第２のチップ２で共用させなくとも良い為、第１お
よび第２のチップで入出力の信号が異なる場合には接続
が不要となるバンプを形成せずにＴＡＢリードと個別に
接続することができる。また、不要なバンプを形成しな
くても良いため、集積回路チップ内の能動回路領域を増
加させることができる。
ード６は、第２のチップにバンプ３が形成されていない
ため、第２のチップ２には接続されていない。また、リ
ード７は、第２のチップに形成されたバンプ３にのみ接
続され、第１のチップｌまで達していない。したがって
、第１の実施例の様に全てのリードを第１のチップ１お
よび第２のチップ２で共用させなくとも良い為、第１お
よび第２のチップで入出力の信号が異なる場合には接続
が不要となるバンプを形成せずにＴＡＢリードと個別に
接続することができる。また、不要なバンプを形成しな
くても良いため、集積回路チップ内の能動回路領域を増
加させることができる。
以上説明した様に本発明は、−組のＴＡＢ ！Ｊ −ド
を複数のチップで共用することにより、集積回路チップ
を従来より高密度で実装することができ機能を小さな面
積で実現できる効果がある。
を複数のチップで共用することにより、集積回路チップ
を従来より高密度で実装することができ機能を小さな面
積で実現できる効果がある。
第１図は本発明の第１の実施例を示す平面図、第２図は
、第１図のＡ−Ａ’の断面図、第３図〜第５図は、第１
の実施例の集積回路装置を得るための製造方法を示す工
程断面図、第６図は本発明の第２の実施例を示す平面図
である。 ■・・・・・・第１のチップ、２・・・・・・第２のチ
ップ、３．３′・・・・・・バンプ、４・・・・・・リ
ード、５・・・・・・ポンディングツール、６・・・・
・・第１のチップにのみポンディングされたリード、７
・・・・・・第２のチップにのみポンディングされたリ
ード。 代理人 弁理士 内 原 晋 へ 第２図 第４区 第５図
、第１図のＡ−Ａ’の断面図、第３図〜第５図は、第１
の実施例の集積回路装置を得るための製造方法を示す工
程断面図、第６図は本発明の第２の実施例を示す平面図
である。 ■・・・・・・第１のチップ、２・・・・・・第２のチ
ップ、３．３′・・・・・・バンプ、４・・・・・・リ
ード、５・・・・・・ポンディングツール、６・・・・
・・第１のチップにのみポンディングされたリード、７
・・・・・・第２のチップにのみポンディングされたリ
ード。 代理人 弁理士 内 原 晋 へ 第２図 第４区 第５図
Claims (1)
- 集積回路チップ表面の周辺部に形成した複数個のリード
接続用バンプとテープに固着されたリードフレームのリ
ードを直接ボンディング接続する集積回路装置において
、第１のチップ及び、第２のチップが共通のリードフレ
ームの上面及び下面に個々にボンディングされているこ
とを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296655A JPH02142151A (ja) | 1988-11-22 | 1988-11-22 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296655A JPH02142151A (ja) | 1988-11-22 | 1988-11-22 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02142151A true JPH02142151A (ja) | 1990-05-31 |
Family
ID=17836358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296655A Pending JPH02142151A (ja) | 1988-11-22 | 1988-11-22 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02142151A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313367A (en) * | 1990-06-26 | 1994-05-17 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection structure |
| US5376825A (en) * | 1990-10-22 | 1994-12-27 | Seiko Epson Corporation | Integrated circuit package for flexible computer system alternative architectures |
| DE102007055508A1 (de) * | 2007-11-21 | 2009-06-04 | Danfoss A/S | Vorrichtung zum Erzeugen von elektrischer Energie |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212035A (ja) * | 1985-03-15 | 1986-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1988
- 1988-11-22 JP JP63296655A patent/JPH02142151A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212035A (ja) * | 1985-03-15 | 1986-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313367A (en) * | 1990-06-26 | 1994-05-17 | Seiko Epson Corporation | Semiconductor device having a multilayer interconnection structure |
| US5376825A (en) * | 1990-10-22 | 1994-12-27 | Seiko Epson Corporation | Integrated circuit package for flexible computer system alternative architectures |
| DE102007055508A1 (de) * | 2007-11-21 | 2009-06-04 | Danfoss A/S | Vorrichtung zum Erzeugen von elektrischer Energie |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068336B2 (ja) | 半導体装置 | |
| JPH0927512A (ja) | 半導体装置 | |
| JPH02142151A (ja) | 集積回路装置 | |
| US5126828A (en) | Wafer scale integration device | |
| KR100359591B1 (ko) | 반도체 장치 | |
| JP2780355B2 (ja) | 半導体集積回路装置 | |
| JPS6159762A (ja) | 半導体装置 | |
| JP2942363B2 (ja) | 半導体集積回路装置 | |
| JPH0461152A (ja) | 半導体装置 | |
| JPH0382066A (ja) | 半導体装置 | |
| JPS59139660A (ja) | 半導体装置 | |
| JP2701348B2 (ja) | 半導体装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP2004265940A (ja) | 半導体装置 | |
| JPH02275649A (ja) | 半導体集積回路 | |
| JPH04164340A (ja) | 半導体集積回路 | |
| JPH0360061A (ja) | 集積回路パッケージ | |
| JPS6242552A (ja) | 半導体装置 | |
| JPS60101938A (ja) | 半導体装置 | |
| JPS63141329A (ja) | Ｉｃパツケ−ジ | |
| JPH03209857A (ja) | 集積回路用パッケージ | |
| JPH02192155A (ja) | 半導体装置 | |
| JPS62169463A (ja) | 半導体装置 | |
| JPH04332151A (ja) | 半導体集積回路のレイアウト法 | |
| JPH04171844A (ja) | 半導体集積回路 |