JPH02145021A - デジタル映像信号処理回路 - Google Patents
デジタル映像信号処理回路Info
- Publication number
- JPH02145021A JPH02145021A JP29872888A JP29872888A JPH02145021A JP H02145021 A JPH02145021 A JP H02145021A JP 29872888 A JP29872888 A JP 29872888A JP 29872888 A JP29872888 A JP 29872888A JP H02145021 A JPH02145021 A JP H02145021A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- circuit
- converter
- variable gain
- gain amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はアナログ信号処理にアナログ／デジタル変換
器（以下Ａ／Ｄコンバータという）とデジタル／アナロ
グ変換器（以下Ｄ／Ａコンバータという）を用いた際の
量子化ノイズ低減に関するものである。
器（以下Ａ／Ｄコンバータという）とデジタル／アナロ
グ変換器（以下Ｄ／Ａコンバータという）を用いた際の
量子化ノイズ低減に関するものである。
第４図は従来のデジタル映像信号処理回路の構成図であ
る。図において、（１）は入力信号、（４）はＡ／Ｄコ
ンバータ、（５）はデジタル処理回路、（６）はＩ）／
Ａコンバータ、（９）は出力信号である。
る。図において、（１）は入力信号、（４）はＡ／Ｄコ
ンバータ、（５）はデジタル処理回路、（６）はＩ）／
Ａコンバータ、（９）は出力信号である。
次に動作について説明する。
入力信号（１）は信号レベルの大小に拘わらずそのまま
Ａ／Ｄコンバータ（４）によりアナログ／デジタル変換
（以下Ａ／Ｄ変換という）し、デジタル信号処理回路（
５）によってデジタル信号処理を施して後、Ｄ／Ａコン
バータ（６）によってデジタル／アナログ変換（以下Ｄ
／Ａ変換という）を行い、出力信号（９）を出力してい
た。
Ａ／Ｄコンバータ（４）によりアナログ／デジタル変換
（以下Ａ／Ｄ変換という）し、デジタル信号処理回路（
５）によってデジタル信号処理を施して後、Ｄ／Ａコン
バータ（６）によってデジタル／アナログ変換（以下Ｄ
／Ａ変換という）を行い、出力信号（９）を出力してい
た。
従来のデジタル映像信号処理回路は、映像信号などをデ
ジタル処理するに当）て、入力信号をそのままＡ／Ｄ変
換しているので入力信号のレベルが小さい場合には実効
的な変換ビットが少なくなるという欠点があり、上記入
力信号を画面として見た場合、量子化ノイズが目立つと
いう問題点があった。
ジタル処理するに当）て、入力信号をそのままＡ／Ｄ変
換しているので入力信号のレベルが小さい場合には実効
的な変換ビットが少なくなるという欠点があり、上記入
力信号を画面として見た場合、量子化ノイズが目立つと
いう問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、Ａ／Ｄコンバータに常時上記Ａ／Ｄコンバー
タのＡ／Ｄ変換レンジが最大になるように振幅を制御し
た信号を入力することにより、上記Ａ／Ｄコンバータの
変換ビットを十分に活用できるデジタル映像信号処理回
路を街ることを目的とする。
たもので、Ａ／Ｄコンバータに常時上記Ａ／Ｄコンバー
タのＡ／Ｄ変換レンジが最大になるように振幅を制御し
た信号を入力することにより、上記Ａ／Ｄコンバータの
変換ビットを十分に活用できるデジタル映像信号処理回
路を街ることを目的とする。
この発明に係るデジタル映像信号処理回路はＡ／Ｄコン
バータの前に設けたレベル検出回路と第１の可変利得増
幅回路を用いて入力信号のレベルを上記Ａ／Ｄコンバー
タのＡ／Ｄ変換レンジの最大程度になるようにし、上記
Ａ／Ｄコンバータの変換ビットを十分に活用できるよう
にすると共に、Ｄ／Ａコンバータの後に設けた第２の可
変利得増幅回路を用いてＤ／Ａ変換された信号を元の信
号のレベルに戻せるようにしたものである。
バータの前に設けたレベル検出回路と第１の可変利得増
幅回路を用いて入力信号のレベルを上記Ａ／Ｄコンバー
タのＡ／Ｄ変換レンジの最大程度になるようにし、上記
Ａ／Ｄコンバータの変換ビットを十分に活用できるよう
にすると共に、Ｄ／Ａコンバータの後に設けた第２の可
変利得増幅回路を用いてＤ／Ａ変換された信号を元の信
号のレベルに戻せるようにしたものである。
この発明における第１の可変利得増幅回路と第２の可変
利得増幅回路は、それぞれ互に逆の制御特性を持ってお
り、第１の可変利ｆ８１増幅回路はレベル検出回路の出
力により、第２の可変利得増幅回路は上記レベル検出回
路の出力を入力信号が出力されるまでの時間だけ遅延す
る遅延回路の出力により、それぞれ制御する。
利得増幅回路は、それぞれ互に逆の制御特性を持ってお
り、第１の可変利ｆ８１増幅回路はレベル検出回路の出
力により、第２の可変利得増幅回路は上記レベル検出回
路の出力を入力信号が出力されるまでの時間だけ遅延す
る遅延回路の出力により、それぞれ制御する。
以下、この発明の一実施列を図について説明する。第１
図はディジタル映像信号処理回路の構成図である。図に
おいて（１）、（４）〜（６）、 （９）は第４図の従
来例に示したものと同等であるので説明を省略する。（
２）は第１の可変利得増幅回路、（３）はレベル検出回
路、（７）は第２の可変利得増幅回路、（８）は遅延回
路、ＯＱは増幅した入力信号である。第２図（ａ）。
図はディジタル映像信号処理回路の構成図である。図に
おいて（１）、（４）〜（６）、 （９）は第４図の従
来例に示したものと同等であるので説明を省略する。（
２）は第１の可変利得増幅回路、（３）はレベル検出回
路、（７）は第２の可変利得増幅回路、（８）は遅延回
路、ＯＱは増幅した入力信号である。第２図（ａ）。
（ｂ）は入力信号（１）の増幅を説明する波形図で、＠
２図（ａ）は入力信号（１）、第２図（ｂ）は増幅した
入力信号００である。第３図（ａ）〜（ｃ）は量子化ノ
イズ低減の動作を説明する波形図で、第３図（ａ）は入
力信号（１）、第３図（ｂ）は増幅した入力信号αＱ１
第３図（ｃ）は出力信号（９）である。
２図（ａ）は入力信号（１）、第２図（ｂ）は増幅した
入力信号００である。第３図（ａ）〜（ｃ）は量子化ノ
イズ低減の動作を説明する波形図で、第３図（ａ）は入
力信号（１）、第３図（ｂ）は増幅した入力信号αＱ１
第３図（ｃ）は出力信号（９）である。
次に動作を第１図、第２図及び第３図を参照しながら説
明する。入力信号（１）は、第１の可変利得増幅回路（
２）とレベル検出回路（３）に入力する。レベル検出回
路（３）は入力信号（１）の信号レベルを検出し、第１
の可変利得増幅回路（２）が入力信号（１）をＡ／Ｄコ
ンバータ（４）のＡ／Ｄ変換レンジが最大で増幅するよ
うに制御信号を出力し制御する。第２図（ａ）において
入力信号（１）のレベルをαとし、Ａ／Ｄコンバータ（
４）のＡ／Ｄ変換レンジの最大をβとすると、レベル検
出回路（３）は第１の可変利得増幅回路（２）が入力信
号（１）を約β／α倍に増幅するように制御する。増幅
された入力信号αＱはＡ ／ Ｄコンパ−々（４）によ
りＡ／Ｄ変換され、デジタル処理回路（５）においてデ
ジタル処理を施され、Ｄ／Ａコンバータ（６）によｌ）
Ｄ／Ａ変換される。Ｄ／Ａ変換された信号は第２の可変
利得増幅回路（７）に入力する。第２の可変利得増幅回
路（７）は第１の可変利得増幅回路（２）と全く逆の制
御特性を持ち、レベル検出回路（３）の出力を遅延回路
（８）により入力信号（１）がＤ／Ａ変換されるまでの
時間、遅延した制御信号により制御されるので、増幅し
た入力信号ａ０を忠実に元の信号レベルに戻すことがで
きる。第３図は信号レベルの小さな入力信号（１）と増
幅した入力信号００をＡ／Ｄ変換する際のレベル数の比
較を表したものである。第３図（ａ）においては入力信
号（１）は４レベルでＡ／Ｄ変換されているのに対し、
増幅した入力信号Ｑｌは８レベルでＡ／Ｄ変換されてい
る。信号レベルの小さな入力信号（１）と、増幅された
入力信号０Ｑを元のレベルに圧縮した出力信号（９）を
比べると、増幅してＡ／Ｄ −Ｌ）／Ａ変換した出力信
号（９）は元の入力信号（１）に比べて２倍のレベルで
Ａ／Ｄ変換されているので量子化ノイズが目立ちにくい
という効果が期待できる。
明する。入力信号（１）は、第１の可変利得増幅回路（
２）とレベル検出回路（３）に入力する。レベル検出回
路（３）は入力信号（１）の信号レベルを検出し、第１
の可変利得増幅回路（２）が入力信号（１）をＡ／Ｄコ
ンバータ（４）のＡ／Ｄ変換レンジが最大で増幅するよ
うに制御信号を出力し制御する。第２図（ａ）において
入力信号（１）のレベルをαとし、Ａ／Ｄコンバータ（
４）のＡ／Ｄ変換レンジの最大をβとすると、レベル検
出回路（３）は第１の可変利得増幅回路（２）が入力信
号（１）を約β／α倍に増幅するように制御する。増幅
された入力信号αＱはＡ ／ Ｄコンパ−々（４）によ
りＡ／Ｄ変換され、デジタル処理回路（５）においてデ
ジタル処理を施され、Ｄ／Ａコンバータ（６）によｌ）
Ｄ／Ａ変換される。Ｄ／Ａ変換された信号は第２の可変
利得増幅回路（７）に入力する。第２の可変利得増幅回
路（７）は第１の可変利得増幅回路（２）と全く逆の制
御特性を持ち、レベル検出回路（３）の出力を遅延回路
（８）により入力信号（１）がＤ／Ａ変換されるまでの
時間、遅延した制御信号により制御されるので、増幅し
た入力信号ａ０を忠実に元の信号レベルに戻すことがで
きる。第３図は信号レベルの小さな入力信号（１）と増
幅した入力信号００をＡ／Ｄ変換する際のレベル数の比
較を表したものである。第３図（ａ）においては入力信
号（１）は４レベルでＡ／Ｄ変換されているのに対し、
増幅した入力信号Ｑｌは８レベルでＡ／Ｄ変換されてい
る。信号レベルの小さな入力信号（１）と、増幅された
入力信号０Ｑを元のレベルに圧縮した出力信号（９）を
比べると、増幅してＡ／Ｄ −Ｌ）／Ａ変換した出力信
号（９）は元の入力信号（１）に比べて２倍のレベルで
Ａ／Ｄ変換されているので量子化ノイズが目立ちにくい
という効果が期待できる。
このようにこの実施例では、Ａ／Ｄコンバータ（４）の
前にレベル検出回路（３）、及び＠１の可変利得増幅回
路（２）を設けて入力信号（１）の信号レベルを常にＡ
／Ｄコンバータ（４）のＡ／Ｄ変換レンジの最大に増幅
し、Ａ／Ｄコンバータ（４）に入力することにヨリ、Ａ
／ Ｄ ：ｌンバータ（４）の変換ビットを有効に活
用できるようにし、小信号時の量子化ノイズを低減でき
る。
前にレベル検出回路（３）、及び＠１の可変利得増幅回
路（２）を設けて入力信号（１）の信号レベルを常にＡ
／Ｄコンバータ（４）のＡ／Ｄ変換レンジの最大に増幅
し、Ａ／Ｄコンバータ（４）に入力することにヨリ、Ａ
／ Ｄ ：ｌンバータ（４）の変換ビットを有効に活
用できるようにし、小信号時の量子化ノイズを低減でき
る。
また、上記実施例では遅延回路（８）を用いたが、第１
の可変利得増幅回路（２）からの出力と、第２の可変利
得増幅回路（７）への人力までの時間が無視できる場合
は、遅延回路（９）を取り外しても上記実施例と同様の
効果を奏する。
の可変利得増幅回路（２）からの出力と、第２の可変利
得増幅回路（７）への人力までの時間が無視できる場合
は、遅延回路（９）を取り外しても上記実施例と同様の
効果を奏する。
以とのようにこの発明によれば、入力信号の信号レベル
の大小に拘わらス常にＡｌ１）Ｊンバ−１の変換ビット
を有効に活用できるので、変換ビットの低いＡ／Ｄコン
バータを用いても量子化ノイズを低減することができ、
コストを低減することができるという効果がある。
の大小に拘わらス常にＡｌ１）Ｊンバ−１の変換ビット
を有効に活用できるので、変換ビットの低いＡ／Ｄコン
バータを用いても量子化ノイズを低減することができ、
コストを低減することができるという効果がある。
第１図はこの発明の一実施例によるデジタル映像信号処
理回路の構成図、第２図（ａ）、（ｂ）は入力信号の増
幅を説明する波形図、第３図は量子化ノイズ低減の動作
を説明するための波形図、第４図は従来のデジタル映像
信号処理回路の構成図である。 図において（１）は入力信号、（２）は第１の可変利得
増幅回路、（３）はレベル検出回路、（４）はＡ／Ｄコ
ンバータ、（５）はデジタル処理回路、（６）はＤ／Ａ
コンバータ、（７）は第２の可変利得増幅回路、（８）
は遅延回路、（９）は出力信号、θｑは増幅した入力信
号である。 なお、図中、同一符号は同一、又は相当部分を示す。
理回路の構成図、第２図（ａ）、（ｂ）は入力信号の増
幅を説明する波形図、第３図は量子化ノイズ低減の動作
を説明するための波形図、第４図は従来のデジタル映像
信号処理回路の構成図である。 図において（１）は入力信号、（２）は第１の可変利得
増幅回路、（３）はレベル検出回路、（４）はＡ／Ｄコ
ンバータ、（５）はデジタル処理回路、（６）はＤ／Ａ
コンバータ、（７）は第２の可変利得増幅回路、（８）
は遅延回路、（９）は出力信号、θｑは増幅した入力信
号である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- アナログ／デジタル変換器（以下Ａ／Ｄコンバータとい
う）とデジタル／アナログ変換器（以下Ｄ／Ａコンバー
タという）を有するデジタル映像信号処理回路において
、上記Ａ／Ｄコンバータの前に入力信号のレベル検出回
路と、上記レベル検出回路により制御される第１の可変
利得増幅回路と、上記レベル検出回路の出力を入力信号
がデジタル／アナログ変換されるまでの時間を遅延させ
る遅延回路と、上記遅延回路により制御され上記第１の
可変利得増幅回路と逆の制御特性を持った第２の可変利
得増幅回路をＤ／Ａコンバータの後に持つことを特徴と
するデジタル映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29872888A JPH02145021A (ja) | 1988-11-26 | 1988-11-26 | デジタル映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29872888A JPH02145021A (ja) | 1988-11-26 | 1988-11-26 | デジタル映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02145021A true JPH02145021A (ja) | 1990-06-04 |
Family
ID=17863505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29872888A Pending JPH02145021A (ja) | 1988-11-26 | 1988-11-26 | デジタル映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02145021A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0790709A1 (de) * | 1996-02-15 | 1997-08-20 | STUDER Professional Audio AG | Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales |
| JPWO2006106672A1 (ja) * | 2005-03-31 | 2008-09-11 | パイオニア株式会社 | 増幅装置および情報処理装置 |
| JP2008278032A (ja) * | 2007-04-26 | 2008-11-13 | New Japan Radio Co Ltd | アナログ・ディジタル変換回路及びディジタル・アナログ変換回路 |
-
1988
- 1988-11-26 JP JP29872888A patent/JPH02145021A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0790709A1 (de) * | 1996-02-15 | 1997-08-20 | STUDER Professional Audio AG | Verfahren und Vorrichtung zur Wandlung eines digitalen Audiosignales |
| JPWO2006106672A1 (ja) * | 2005-03-31 | 2008-09-11 | パイオニア株式会社 | 増幅装置および情報処理装置 |
| JP2008278032A (ja) * | 2007-04-26 | 2008-11-13 | New Japan Radio Co Ltd | アナログ・ディジタル変換回路及びディジタル・アナログ変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7365664B2 (en) | ADC with dynamic range extension | |
| EP0317759A3 (en) | Adjustable delay circuit | |
| CA2396832A1 (en) | Method of generating an electrical output signal and acoustical/electrical conversion system | |
| MY134155A (en) | Digital power amplifier | |
| JPH0229030A (ja) | 信号処理回路 | |
| JPH02145021A (ja) | デジタル映像信号処理回路 | |
| JP3289590B2 (ja) | Ｄ級電力増幅器 | |
| JPH01126826A (ja) | Ａ／ｄ変換器を備えているａ／ｄ変換装置 | |
| JPH10145642A (ja) | 輪郭補償回路 | |
| JPH05226943A (ja) | パワーアンプ装置 | |
| JP3388173B2 (ja) | フィードバック回路 | |
| JPH08107359A (ja) | デジタル信号処理装置 | |
| JP3055266B2 (ja) | 音声切換制御装置 | |
| US4359600A (en) | Programable low impedance digital attenuators | |
| JPH02259800A (ja) | エコー発生回路 | |
| JPS62120125A (ja) | 映像信号ａ／ｄ変換装置 | |
| JP3586037B2 (ja) | エキスパンダ装置 | |
| JPH0331785A (ja) | 利得制御装置 | |
| JPH0811007Y2 (ja) | 補聴器 | |
| JP3640795B2 (ja) | ディジタル信号処理装置及びスピーカシステム | |
| JPS6394788A (ja) | 同期付加装置 | |
| JPH0398523U (ja) | ||
| JPH0239127B2 (ja) | Shingogirikaesochi | |
| JPH07183811A (ja) | ディジタル信号処理伝送回路 | |
| JPH0238813U (ja) |