JPH02148225A - 有限体の乗法的逆数元を計算するデータ処理方法及び装置 - Google Patents
有限体の乗法的逆数元を計算するデータ処理方法及び装置Info
- Publication number
- JPH02148225A JPH02148225A JP1269241A JP26924189A JPH02148225A JP H02148225 A JPH02148225 A JP H02148225A JP 1269241 A JP1269241 A JP 1269241A JP 26924189 A JP26924189 A JP 26924189A JP H02148225 A JPH02148225 A JP H02148225A
- Authority
- JP
- Japan
- Prior art keywords
- reciprocal
- subfield
- multiplicative
- vector
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/724—Finite field arithmetic
- G06F7/726—Inversion; Reciprocal calculation; Division of elements of a finite field
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7209—Calculation via subfield, i.e. the subfield being GF(q) with q a prime power, e.g. GF ((2**m)**n) via GF(2**m)
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- Error Detection And Correction (AREA)
- Complex Calculations (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はガロア体元GF(q″′)をベクトル表現で供
給する際このガロア体元の乗法逆数を4算する方法、特
にデータ処理方法に関するものである。
給する際このガロア体元の乗法逆数を4算する方法、特
にデータ処理方法に関するものである。
(従来の技術)
上記ガロア体元GF(q’ )のqは指数乗された素数
であり、通常絶対的ではないがQ=2’=2とする。多
くの用途に対し、mは偶数とし、しばしばm=8とする
。従って、かかる計算は、リードソロモン符号、高速フ
ーリエ変換等による如き、暗号、誤り防護の目的のバイ
ト状データ処理を表わす。従って、このデータは、“°
コンパクトディスクパ又は“ディジタルオーディオテー
ブパ記録サンプルを2バイト又は測定結果により構成す
るビデオデータ又はオーディオデータに相当する。この
種の方法の文献としては米国特許第4578627号明
細書がある。
であり、通常絶対的ではないがQ=2’=2とする。多
くの用途に対し、mは偶数とし、しばしばm=8とする
。従って、かかる計算は、リードソロモン符号、高速フ
ーリエ変換等による如き、暗号、誤り防護の目的のバイ
ト状データ処理を表わす。従って、このデータは、“°
コンパクトディスクパ又は“ディジタルオーディオテー
ブパ記録サンプルを2バイト又は測定結果により構成す
るビデオデータ又はオーディオデータに相当する。この
種の方法の文献としては米国特許第4578627号明
細書がある。
(発明が解決しようとする課題)
以下ガロア体における基本的特性及び計算演算は通常既
知であるものとする。一般に、任意のガロア体元は、2
8の種々の可能な入力組合せの各々に対して8ピント出
力が必要であるものとする限りではG17(28)のよ
うな相当な体に対してハードウェアの著しく拡大された
量を必要とする変換テーブル(PROM又はROM)に
よって反転させることができる。例えばプログラムされ
たプロセッサを用いる他の方法は、大きなパイプライン
処理、従って著しく計算遅延を必要とする。
知であるものとする。一般に、任意のガロア体元は、2
8の種々の可能な入力組合せの各々に対して8ピント出
力が必要であるものとする限りではG17(28)のよ
うな相当な体に対してハードウェアの著しく拡大された
量を必要とする変換テーブル(PROM又はROM)に
よって反転させることができる。例えばプログラムされ
たプロセッサを用いる他の方法は、大きなパイプライン
処理、従って著しく計算遅延を必要とする。
本発明は部分体の概念を用い、特に主有限体の部分体の
逆数によって有限体、主有限体のへりトル表現された元
の乗法的逆数を計算する。この有限体GF(q’ )に
は、m=rn(本発明では1例としてr=2とする)の
場合に、部分体としてGF(q’)を含むようにする。
逆数によって有限体、主有限体のへりトル表現された元
の乗法的逆数を計算する。この有限体GF(q’ )に
は、m=rn(本発明では1例としてr=2とする)の
場合に、部分体としてGF(q’)を含むようにする。
しかし、本発明の原理はrを他の値に適用し得ることで
ある。部分体上の主有限体の指標をrとする。主有限体
の部分体の関連する演算よりも少いベクトル係数で部分
体の計算を行う限りにおいては、部分体の計算は容易及
び/又は迅速となる。
ある。部分体上の主有限体の指標をrとする。主有限体
の部分体の関連する演算よりも少いベクトル係数で部分
体の計算を行う限りにおいては、部分体の計算は容易及
び/又は迅速となる。
本発明は縮小の1部分を成す二次形式を標準形式に有効
に組合せることにより部分体、特に指標2の部分体に逆
数を用いることにより制限されたハードウェアの要求で
迅速に作動する有限体で乗法的逆数元を計算するデータ
処理方法及び装置を提供することを目的とする。
に組合せることにより部分体、特に指標2の部分体に逆
数を用いることにより制限されたハードウェアの要求で
迅速に作動する有限体で乗法的逆数元を計算するデータ
処理方法及び装置を提供することを目的とする。
(課題を解決するための手段)
本発明は有限主体が部分体よりも二次的に大きな数の元
を含むように指標2の部分体を含む有限主体の入力元の
乗法的逆数を計算するに当り、a)第1集合のベクトル
成分(χ0IX11−−−XZ11−1)、(nは有限
主体の大きさを示す)で表わされる入力元Xを受け、 b)この第1集合のベクトル成分から第2集合の一次形
式発生器(X) (ここにi=0.−−−−、n−1、
及びj = 1 、−−−−、2n)と、第3集合のマ
トリックス構成−火影弐W(、(χ)、(ここにβ−〇
。
を含むように指標2の部分体を含む有限主体の入力元の
乗法的逆数を計算するに当り、a)第1集合のベクトル
成分(χ0IX11−−−XZ11−1)、(nは有限
主体の大きさを示す)で表わされる入力元Xを受け、 b)この第1集合のベクトル成分から第2集合の一次形
式発生器(X) (ここにi=0.−−−−、n−1、
及びj = 1 、−−−−、2n)と、第3集合のマ
トリックス構成−火影弐W(、(χ)、(ここにβ−〇
。
2、、−+ 、 k=o−−−−、n 1 )とを
これら成分の選択排他的Of?処理によって発生し、C
)第3集合の二次形式を発生する体状乗算によって前記
第2集合の元を対状に組合せると共に排他的OR処理に
よりかかる二次形式を組合せて]1訂記部分体の関連す
る他のベクトル係数Go(X)、−し−1(×)を表わ
すものとして第4集合の二次形式を発生させ、 d)前記部分体において前記他のベクトル係数により表
わされる部分ベクトルを逆数部分ベクトルに変換し、 e)前記逆数部分ベクトルの元を前記第3集合の一次形
式の個別の元により乗算してこの乗算により得られた積
の加算と相俟って乗法逆数の成分を発生ずることを特徴
とする。
これら成分の選択排他的Of?処理によって発生し、C
)第3集合の二次形式を発生する体状乗算によって前記
第2集合の元を対状に組合せると共に排他的OR処理に
よりかかる二次形式を組合せて]1訂記部分体の関連す
る他のベクトル係数Go(X)、−し−1(×)を表わ
すものとして第4集合の二次形式を発生させ、 d)前記部分体において前記他のベクトル係数により表
わされる部分ベクトルを逆数部分ベクトルに変換し、 e)前記逆数部分ベクトルの元を前記第3集合の一次形
式の個別の元により乗算してこの乗算により得られた積
の加算と相俟って乗法逆数の成分を発生ずることを特徴
とする。
又、本発明はベクトル表現で受信された主ガロア体の入
力元の乗法的逆数を計算する装置に関するものである。
力元の乗法的逆数を計算する装置に関するものである。
斯る装置によって“コンパクトディスク゛′デコーダそ
の他データ処理装置のナブシステムを表わすことができ
る。
の他データ処理装置のナブシステムを表わすことができ
る。
本発明装置は、指標2の部分体を含み、前記有限主体の
大きさ2nが前記部分体よりも二次的に大きな数の元を
含み、前記入力元からその乗法逆数光を計算する主有限
体の入力元を受信する装置において、 a)ベクトル表現(Xo、−−−−9Xz、、−1)
(D入力元を受信する入力端子(20)と、 b)この入力端子により供給されベクトル表現に基き、
2進−人形式り、(X) (i =O。
大きさ2nが前記部分体よりも二次的に大きな数の元を
含み、前記入力元からその乗法逆数光を計算する主有限
体の入力元を受信する装置において、 a)ベクトル表現(Xo、−−−−9Xz、、−1)
(D入力元を受信する入力端子(20)と、 b)この入力端子により供給されベクトル表現に基き、
2進−人形式り、(X) (i =O。
n−1及びj = 1 、−−−−、2n)の第1アレ
イを第1出力端子(24)に発生ずると共に2進−人形
式IQn− k (X)の第2マトリンクスアレイを第
2出力端子(26)に発生する一次形式発生器(22)
と、C)前記第1出力端子により供給され、体乗法で前
記第1アレイの元を合成アレイに対状に組合せると共に
この合成アレイを排他的OR処理して前記部分体におい
て第2ベクトル表現された二次形式〇G(X)、 −−
−−、Qn−1(X)の第3アレイを発生する二次形式
発生器(28)と、 d)この二次形式発生器により供給され、前記第2ベク
トル表現の二次形式の第3アレイを受けてこれを前記部
分体で逆数部分ベクトルに反転する反転器(30)と、 e)この反転器により供給される逆数部分ベクトルを受
けると共に前記一次形式発生器の第2出力端子により供
給される第2マトリ・ンクスアレイを受けて前記逆数部
分ベクトルの成分を前記−人形式の第3集合の路光で乗
算し、且つ前記乗算逆数の前記乗算成分により得られた
積と加算して前記乗法逆数の元を発生するマトリックス
エハリュエータ(32)とを具えることを特(牧とする
。
イを第1出力端子(24)に発生ずると共に2進−人形
式IQn− k (X)の第2マトリンクスアレイを第
2出力端子(26)に発生する一次形式発生器(22)
と、C)前記第1出力端子により供給され、体乗法で前
記第1アレイの元を合成アレイに対状に組合せると共に
この合成アレイを排他的OR処理して前記部分体におい
て第2ベクトル表現された二次形式〇G(X)、 −−
−−、Qn−1(X)の第3アレイを発生する二次形式
発生器(28)と、 d)この二次形式発生器により供給され、前記第2ベク
トル表現の二次形式の第3アレイを受けてこれを前記部
分体で逆数部分ベクトルに反転する反転器(30)と、 e)この反転器により供給される逆数部分ベクトルを受
けると共に前記一次形式発生器の第2出力端子により供
給される第2マトリ・ンクスアレイを受けて前記逆数部
分ベクトルの成分を前記−人形式の第3集合の路光で乗
算し、且つ前記乗算逆数の前記乗算成分により得られた
積と加算して前記乗法逆数の元を発生するマトリックス
エハリュエータ(32)とを具えることを特(牧とする
。
(実施例)
以下、本発明を先ずはその数学的見地について、ついで
順次の演算課程及びハードウェア回路について、最後に
図面を参照して特定例について詳細に説明する。
順次の演算課程及びハードウェア回路について、最後に
図面を参照して特定例について詳細に説明する。
木λ班■歎ネ町長戎囮
筒車なために、本発明を有限体GF(2″)(ここにm
=2n)について説明する。この場合にはq−3によっ
てビットの代りに3値元となり、これらの元は原則とし
て従来の論理回路によって実現することができる。有限
主体GF(2’″)はm=8の場合に例えば生成多項式
g(X)=X’+X4+−X3+X2+ 1を有する。
=2n)について説明する。この場合にはq−3によっ
てビットの代りに3値元となり、これらの元は原則とし
て従来の論理回路によって実現することができる。有限
主体GF(2’″)はm=8の場合に例えば生成多項式
g(X)=X’+X4+−X3+X2+ 1を有する。
この多項式の元は標準基数(1,d−d7)に対して表
わされ、g(d) = Oの解によって与えられる。本
発明の出発点は弐、即ちx−1−(X2−1) −1、
y、Z を用いてX−X−’4.:よりGF(2’″
)にて求めた元Xの乗法逆数九X−1を計算することに
ある。なお、−L式の()内は部分体の元であるが、X
はを限主体の元である。
わされ、g(d) = Oの解によって与えられる。本
発明の出発点は弐、即ちx−1−(X2−1) −1、
y、Z を用いてX−X−’4.:よりGF(2’″
)にて求めた元Xの乗法逆数九X−1を計算することに
ある。なお、−L式の()内は部分体の元であるが、X
はを限主体の元である。
CF(2’ )からGF(2)までのGI’(2″)に
わたる−火影代置X)の関数をL(X) =Lo ・X
o +L+ ・L ++L、、 ・X111−1 と
規定する。ここに規定したような一次形式はXのベクト
ル表現の選択係数のモジュロ2加算値である。GF(2
′′)〜GF(2)までのGF (2’″)における二
次形式0(×)はつぎのような関数として規定される。
わたる−火影代置X)の関数をL(X) =Lo ・X
o +L+ ・L ++L、、 ・X111−1 と
規定する。ここに規定したような一次形式はXのベクト
ル表現の選択係数のモジュロ2加算値である。GF(2
′′)〜GF(2)までのGF (2’″)における二
次形式0(×)はつぎのような関数として規定される。
即ち、
Q(X)=Σ Ci −Xi+Σ ai −Xi・
XjここにCi、 aij E GF(2)である。な
お、−E−は「成る元Jを意味する。従って、上述した
ように規定される二次形式はXのベクトル表現の選択係
数と、選択したANDεD係数対とのモジュロ2加算値
である。概略同じような方法で高次形式を規定すること
ができる。
XjここにCi、 aij E GF(2)である。な
お、−E−は「成る元Jを意味する。従って、上述した
ように規定される二次形式はXのベクトル表現の選択係
数と、選択したANDεD係数対とのモジュロ2加算値
である。概略同じような方法で高次形式を規定すること
ができる。
z#+1
そこで、L(X)=X2 及びQ(X)=X
(ここにX E GF(2”t″) テある)に対する
L (X)は、成る標準化協定に従って固定化した標準
基数を必要としないGF(2’ )における成る基数に
対しL(X)−(L、(X)、 −−−−t、、−+(
x))として書き表わすことができる。ここに、各係数
L i (X)は−成形式である。実際上、X、 YE
GF(2’ ) ニ対してはXY + XY −〇で
あり、又(XtY)”−X2−+Y”″であるため、(
XtY)” =X2+2XY +Y”=X”+Y”テあ
る。従ッテ、Xからしく×)までの遷移部は一次演算と
なり、各Li(X)は−成形式である。
(ここにX E GF(2”t″) テある)に対する
L (X)は、成る標準化協定に従って固定化した標準
基数を必要としないGF(2’ )における成る基数に
対しL(X)−(L、(X)、 −−−−t、、−+(
x))として書き表わすことができる。ここに、各係数
L i (X)は−成形式である。実際上、X、 YE
GF(2’ ) ニ対してはXY + XY −〇で
あり、又(XtY)”−X2−+Y”″であるため、(
XtY)” =X2+2XY +Y”=X”+Y”テあ
る。従ッテ、Xからしく×)までの遷移部は一次演算と
なり、各Li(X)は−成形式である。
そコテ、X E GF(2”) ニ対して、Q (X)
はGF (2’)内にある。実際上、GF(2″′)の
成分XはX” =Xを満足する。さらに、GF(2’
) −GF(2″′)の元YはY2 =Yを満足する
元そのものである。ところで、(Q (×) ) ”
′= X z !″+ 2″′=X 2 JF″−X”
’=X −X”’−Q(X)テある。GF(2’ )
ニおける基数す、、 bb、、−1ニ対するQ (
X)はq(x)=(Oo(x)、 Ql(X)。
はGF (2’)内にある。実際上、GF(2″′)の
成分XはX” =Xを満足する。さらに、GF(2’
) −GF(2″′)の元YはY2 =Yを満足する
元そのものである。ところで、(Q (×) ) ”
′= X z !″+ 2″′=X 2 JF″−X”
’=X −X”’−Q(X)テある。GF(2’ )
ニおける基数す、、 bb、、−1ニ対するQ (
X)はq(x)=(Oo(x)、 Ql(X)。
[1,、−、(X))と書き表わすことができ、これか
ら係数の値に影響を及ぼす基数を選定する9 この場合の各係数QJ(X)は二次形式のものである。
ら係数の値に影響を及ぼす基数を選定する9 この場合の各係数QJ(X)は二次形式のものである。
実際上、B(X、Y) −〇(XtY) 十〇(X)
+Q(Y)に対する係数はB(X、Y)=(X” +Y
2)(X−1−Y) )−X” ’+−Y2゛’−X−
・Y−t−X・Y2=L(X)−Y−1−X−L(Y)
となるため、B (X 、 Y)は正に双線形演算を規
定する。
+Q(Y)に対する係数はB(X、Y)=(X” +Y
2)(X−1−Y) )−X” ’+−Y2゛’−X−
・Y−t−X・Y2=L(X)−Y−1−X−L(Y)
となるため、B (X 、 Y)は正に双線形演算を規
定する。
このことはQJ(X)についての先の説明を立証間する
ことになる。
ことになる。
び二 L(X)、 Qb(X)の の・めGF(
2’ )における所定の基数α0−−−一α1−1及び
CI?(2’ )における基数β。−一−−β。−1に
対する先に述べた一次形式り、 (X)、 i = O
−−−−m −1及び二次形式〇i (X) 、J =
O−−−−n 1の表現を計算するには簡単な方法
がある。従って、このような計算はコンピュータプログ
ラムによって自動的に行なうことができる。
2’ )における所定の基数α0−−−一α1−1及び
CI?(2’ )における基数β。−一−−β。−1に
対する先に述べた一次形式り、 (X)、 i = O
−−−−m −1及び二次形式〇i (X) 、J =
O−−−−n 1の表現を計算するには簡単な方法
がある。従って、このような計算はコンピュータプログ
ラムによって自動的に行なうことができる。
全てのi、jに対し、αム ・α、′十α、1〜α、E
GF(2°);α、″”E GF(2°):α、z
E GF(2’)となる。これに対して、全てのl、j
に対する所定数Cij+bij+ai、k E GF(
2)に対しては、 、、hる。これがためつぎのように
なる。
GF(2°);α、″”E GF(2°):α、z
E GF(2’)となる。これに対して、全てのl、j
に対する所定数Cij+bij+ai、k E GF(
2)に対しては、 、、hる。これがためつぎのように
なる。
及び
Q(X)=X” ”= (ΣX、 −ai)2”この結
果としてつぎのようになる。
果としてつぎのようになる。
L、 (X) ==Σ Czj−Xt(j=0m−
1) Qn− (X) =、X bt++ ’ X1+ Σa
=ih ’ L ’ L(k=o、−−−−n−1) 上式からして、そのように規定される二次形式はより一
層取扱い易い表現で書き表わすことができる。この際、
M(X、Y)を考察するに、これは(X26・y)とし
て規定され、ここにX E GF(2’ )及びYεG
F(2’″)である。又、×2 −ΣL、 (X)α、
;1、J(X) −Σ(l ij・X 。
1) Qn− (X) =、X bt++ ’ X1+ Σa
=ih ’ L ’ L(k=o、−−−−n−1) 上式からして、そのように規定される二次形式はより一
層取扱い易い表現で書き表わすことができる。この際、
M(X、Y)を考察するに、これは(X26・y)とし
て規定され、ここにX E GF(2’ )及びYεG
F(2’″)である。又、×2 −ΣL、 (X)α、
;1、J(X) −Σ(l ij・X 。
; Y=ΣY k ・ β。
である。従ッテ、M(X、Y)−ΣΣし、(X) −
Y、α。
Y、α。
・βアとなり、α4 ・β、−Σd、kffi・α尼と
表わすことができる。従って、次式が成立する。
表わすことができる。従って、次式が成立する。
M(X、Y)=ΣΣΣ l−= (X) ・Yk’d
jkc ’ αn=、”F、−、’a1. (:)1
.’Y、 −:’i:、J、X; (、T:r、−、C
=、a、e) W、h (X) −y」、・V−さ、、・ d、、 ffiとすると、L
k(X)がGF(2″)全体にて一次形式となること
を証明することができる。従って、M(X、Y)は成分
(0−−−−m −1) 、即ちΣyk−wt1、(x
) (p−一〇、1.−−−−m−1)を有する。こ
の際、GF(2′″)からGF(2)までの関数しくX
)は、1、(X)そのものか、又は1+L(X)が一次
形式のものである場合には本来−次関数であると称する
。従って、っぎのようなことが成立することがわかる。
jkc ’ αn=、”F、−、’a1. (:)1
.’Y、 −:’i:、J、X; (、T:r、−、C
=、a、e) W、h (X) −y」、・V−さ、、・ d、、 ffiとすると、L
k(X)がGF(2″)全体にて一次形式となること
を証明することができる。従って、M(X、Y)は成分
(0−−−−m −1) 、即ちΣyk−wt1、(x
) (p−一〇、1.−−−−m−1)を有する。こ
の際、GF(2′″)からGF(2)までの関数しくX
)は、1、(X)そのものか、又は1+L(X)が一次
形式のものである場合には本来−次関数であると称する
。従って、っぎのようなことが成立することがわかる。
CF (2″′)における二次形式とすべき0(×)に
対しては、このQ(X)に必要とされるような一次形式
の必要数2kをGF(2″′)におけるQ(X)のOの
数だけで決定する場合の Q(X)=Ll(X) ・L2(X) +t、z(X
) ・Li(X) +−−−−−1−Lzm−+(
X) ・Lzk (X)、又はL I (X)−−−
−1、zh (X) ) lのような本来一次形式
Li (X)を求めることができる。二次形式〇、(X
)の数は1+(2°+1)(2°−’−1)に等しくな
り、しかもその数は実際に用いるGF(2” )におけ
る基数(α、)及びGF(2”)における基数(βj)
に無関係であることを確かめた。実際上、このようなO
はx 2 ’ 1 2 I の場=y 合に生成され、この場合にはX=Y=Oか、又は2″中
1 (X/Y) = 1 ノイずれかである。CF
(2°)における原始光をαとする場合には、式z2−
1 = lはj=o、−−−−2”に対して確実に2n
+1個の解J−cx” −’ンを有する。従ッテ、G(
X)=X” ’はOの2′″″1倍正確に異なる各値を
とる。
対しては、このQ(X)に必要とされるような一次形式
の必要数2kをGF(2″′)におけるQ(X)のOの
数だけで決定する場合の Q(X)=Ll(X) ・L2(X) +t、z(X
) ・Li(X) +−−−−−1−Lzm−+(
X) ・Lzk (X)、又はL I (X)−−−
−1、zh (X) ) lのような本来一次形式
Li (X)を求めることができる。二次形式〇、(X
)の数は1+(2°+1)(2°−’−1)に等しくな
り、しかもその数は実際に用いるGF(2” )におけ
る基数(α、)及びGF(2”)における基数(βj)
に無関係であることを確かめた。実際上、このようなO
はx 2 ’ 1 2 I の場=y 合に生成され、この場合にはX=Y=Oか、又は2″中
1 (X/Y) = 1 ノイずれかである。CF
(2°)における原始光をαとする場合には、式z2−
1 = lはj=o、−−−−2”に対して確実に2n
+1個の解J−cx” −’ンを有する。従ッテ、G(
X)=X” ’はOの2′″″1倍正確に異なる各値を
とる。
Q(X)E GF(2°)であるため、Gf’(22)
は22 個の元を有し、又GF(2”) は27個
の元を有し、Q (X)は0の2n+1倍確実に異なる
GF(2″)における各値をとり、−旦は正確に値OJ
なる。そこで、YがGF(2’ )の全ての元に及ぶ場
合には成る固定の基数に対するYの各係数は対称性の理
由からして、事例の数の半分は確実に0となる。従って
、GF (2’)における全ての非ゼロ元のいずれの特
定係数も確実に0の2’−’−1倍となる。
は22 個の元を有し、又GF(2”) は27個
の元を有し、Q (X)は0の2n+1倍確実に異なる
GF(2″)における各値をとり、−旦は正確に値OJ
なる。そこで、YがGF(2’ )の全ての元に及ぶ場
合には成る固定の基数に対するYの各係数は対称性の理
由からして、事例の数の半分は確実に0となる。従って
、GF (2’)における全ての非ゼロ元のいずれの特
定係数も確実に0の2’−’−1倍となる。
二次形式Qf (X)の表現に必要な本質的な一次形式
の数2にはGF(2’ )上の1つの二次形式Q (X
)内の零の数、即ち1 + (2’+1) + (2”
−1)により決まる。これがため本質的な一次形式は次
の如き二次形式を与える。Qi (X) = Li 、
1(χ)・ Li +2(X)+−−−−+ Li
、 2n−+(X) ・l、t 、 2n
(X)の− として八 れた −の 以上に従って、乗法逆数は次のように計算する。
の数2にはGF(2’ )上の1つの二次形式Q (X
)内の零の数、即ち1 + (2’+1) + (2”
−1)により決まる。これがため本質的な一次形式は次
の如き二次形式を与える。Qi (X) = Li 、
1(χ)・ Li +2(X)+−−−−+ Li
、 2n−+(X) ・l、t 、 2n
(X)の− として八 れた −の 以上に従って、乗法逆数は次のように計算する。
x−n=xZ%+1.X2’
ここに、L(X) =X” E GF (2″′)Q(
X)=X” ”IE GF (2’ )最初に、
2つの基数、即ち GF(2″′>:αO+ αh−−−−α2n−1G
F(2”):β。、 βh−−−−β口を選択する。特
に、第2の基数の選択は任意である。第1の基数で表わ
すと、L(X) = ((LO(X)、−Lz、、−+
(X))になり、ここで係数は一次形式であるが、明確
に計算されない。更に、Q (X) = (QO(X)
。
X)=X” ”IE GF (2’ )最初に、
2つの基数、即ち GF(2″′>:αO+ αh−−−−α2n−1G
F(2”):β。、 βh−−−−β口を選択する。特
に、第2の基数の選択は任意である。第1の基数で表わ
すと、L(X) = ((LO(X)、−Lz、、−+
(X))になり、ここで係数は一次形式であるが、明確
に計算されない。更に、Q (X) = (QO(X)
。
0.1(X))になり、ここで係数は二次形式である。
基数は第2ガロア体に対し自由に選択することができる
点に注意されたい。
点に注意されたい。
今、第1の目的は部分体GF(2’ )内のQ(×)の
逆数であるl?(X)=(170(X)、−−−−、I
’1.1(X))を計算することにある。この場合には
次の積を計算する。
逆数であるl?(X)=(170(X)、−−−−、I
’1.1(X))を計算することにある。この場合には
次の積を計算する。
L (X)・R(X)−
らは特に計算する必要のある一次形式である。
要するに、求めるべき逆数量の第に成分はで与えられる
。ここでJ (X)(j)から口j(X) (j)を発
生させる必要がある。前述したところから、であること
明らかである。ここにおいて、IL、は−成形式である
。次に、次の量を発生させる必要がある。
。ここでJ (X)(j)から口j(X) (j)を発
生させる必要がある。前述したところから、であること
明らかである。ここにおいて、IL、は−成形式である
。次に、次の量を発生させる必要がある。
s = 0−−−−2n−It j= O−−−−n
lに対するLjS(X)k = O−−−−2,−1
,j = O−−−−n 1に対するWjk(X)後
記の実施例に示すように、これらの計算の所定の部分を
結合することができる。次に、量Qn−(X)を形成し
、これと−緒にfiQ(x)を発生させる。
lに対するLjS(X)k = O−−−−2,−1
,j = O−−−−n 1に対するWjk(X)後
記の実施例に示すように、これらの計算の所定の部分を
結合することができる。次に、量Qn−(X)を形成し
、これと−緒にfiQ(x)を発生させる。
斯る後に、Q(X)の逆数(R(X)と称す)を部分体
内でその係数R4(X)を用いて計算する。この計算は
一般に古典的方法で行なわれる。或は又、逆数の部分体
を二次部分体内の他の逆数に分割することができる。最
後に、主体内の逆数の係数はX−’にの表示により与え
られる。
内でその係数R4(X)を用いて計算する。この計算は
一般に古典的方法で行なわれる。或は又、逆数の部分体
を二次部分体内の他の逆数に分割することができる。最
後に、主体内の逆数の係数はX−’にの表示により与え
られる。
仝ニエ差17(2リロ11誠j
第1図は本発明装置の基本ブロック図である。
第ルベルでは種々のサブシステムがブロックとして示さ
れているにすぎない。これらのサブシステムは、旧Fl
オーディオコンパクトディスクシステムに対し定義され
ている、クロスインターリーブリードソロモン符号に基
づく誤り訂正を行なう単一ガロア体を超高速演算するハ
ードウェアロジックとしても、或いは他の信号処理用の
ハードウェアロジックとしても実現することができる。
れているにすぎない。これらのサブシステムは、旧Fl
オーディオコンパクトディスクシステムに対し定義され
ている、クロスインターリーブリードソロモン符号に基
づく誤り訂正を行なう単一ガロア体を超高速演算するハ
ードウェアロジックとしても、或いは他の信号処理用の
ハードウェアロジックとしても実現することができる。
或は又、種々のブロックを8ピントマイクロプロセン゛
す゛のような一般に応用し得るプロセッサブロックのプ
ログラム制御によって実現することができる。後者の場
合には複数の機能の間で種々のブロックの時分割使用を
実行し、チップ面積を減少させることができると共に、
他の利点も得ることができる。処理能力対演算速度は矛
盾すると考えられること勿論である。後者の実現法は更
に主体内の直接逆数に必要とされる長いパイプライン方
式に改善を示す。更に、単一主ガロア体のみにおける演
算に対するあからさまな制限が存在せず、種々の体の交
換及び/又は対応する体に対する種々の基数の交換を完
全に実行することができる。簡単のために、斯る標準構
成ブロックのこれ以上の説明は省略する。
す゛のような一般に応用し得るプロセッサブロックのプ
ログラム制御によって実現することができる。後者の場
合には複数の機能の間で種々のブロックの時分割使用を
実行し、チップ面積を減少させることができると共に、
他の利点も得ることができる。処理能力対演算速度は矛
盾すると考えられること勿論である。後者の実現法は更
に主体内の直接逆数に必要とされる長いパイプライン方
式に改善を示す。更に、単一主ガロア体のみにおける演
算に対するあからさまな制限が存在せず、種々の体の交
換及び/又は対応する体に対する種々の基数の交換を完
全に実行することができる。簡単のために、斯る標準構
成ブロックのこれ以上の説明は省略する。
さて、第1図の回路において、入力端子20は2nビッ
トの入力量を並列に搬送する。ブロック22において一
次形式Ljj (x)及びu、 、 (X)の計算が行
なわれ、2n2個の一次形式を発生する。ワイルドロジ
ックの場合には、装置のゲート深さを最大で(1モK)
とする(ここでK =21ogn又はその次の整数)。
トの入力量を並列に搬送する。ブロック22において一
次形式Ljj (x)及びu、 、 (X)の計算が行
なわれ、2n2個の一次形式を発生する。ワイルドロジ
ックの場合には、装置のゲート深さを最大で(1モK)
とする(ここでK =21ogn又はその次の整数)。
従ってコンパクトディスクに対してはに=3である。以
上ではiL及びWの計算を結合する効果は考えてない。
上ではiL及びWの計算を結合する効果は考えてない。
−成形式り、J(X)はブロック24に至る相互接続ラ
イン24に出力され、−成形式Wt k (x)はブロ
ック32へと直接至る相互接続ライン26に出力される
。相互接続ライン24.26のピント幅は明示してない
。
イン24に出力され、−成形式Wt k (x)はブロ
ック32へと直接至る相互接続ライン26に出力される
。相互接続ライン24.26のピント幅は明示してない
。
ブロック28において、−吹膨弐がペアに組合わされ、
加算されてl Qi (X)を発生しくここでi−〇−
−−−n −1) 、すべての加算はモジュロ2加算で
実行される。これは1+にのロジックゲート深さに対し
全部でntのAND演算とn (n−1)のXOR演算
を必要とする。その結果はnビット幅量としてブロック
30に出力される。
加算されてl Qi (X)を発生しくここでi−〇−
−−−n −1) 、すべての加算はモジュロ2加算で
実行される。これは1+にのロジックゲート深さに対し
全部でntのAND演算とn (n−1)のXOR演算
を必要とする。その結果はnビット幅量としてブロック
30に出力される。
ブロック30において逆数量R(X) =Q(X)−’
が部分体GF(2″)内で、例えばプログラムドテーブ
ルメモリを用いて計算される。その結果はnビット幅量
としてブロック32に出力される。
が部分体GF(2″)内で、例えばプログラムドテーブ
ルメモリを用いて計算される。その結果はnビット幅量
としてブロック32に出力される。
ブロック32は部分体内の逆数を受信すると共に一吹膨
弐−Lk(×)も受信して次式:%式%() を計算する(ここでn=o−−−−2゜−2)。この演
算は(K4−1)の総合ロジックゲート深さに対して全
部で212のAND演算と2n (n−1)のXOR演
算を必要とする。従ってXOR演算の総数は8n 3
n z3nであり、これはnの合理的な値(〉4)に
対しては約8n3になる。更に3 n ZのへND演算
の構造が著しく簡単であるためにかなり無視することが
できる。総合ロジックゲート深さは3+3にである。
弐−Lk(×)も受信して次式:%式%() を計算する(ここでn=o−−−−2゜−2)。この演
算は(K4−1)の総合ロジックゲート深さに対して全
部で212のAND演算と2n (n−1)のXOR演
算を必要とする。従ってXOR演算の総数は8n 3
n z3nであり、これはnの合理的な値(〉4)に
対しては約8n3になる。更に3 n ZのへND演算
の構造が著しく簡単であるためにかなり無視することが
できる。総合ロジックゲート深さは3+3にである。
上述の変換の構造は固定することができるが、精密な実
現に関してはなおかなりの自由度がある。
現に関してはなおかなりの自由度がある。
主体内の基数が既に指定されている場合でも、次のオプ
ションが存在する。
ションが存在する。
a)GF(2’ )内の基数β。−−−一β1−3の選
択。この選択は一次形式Wtkm 、二次形式Qi (
X’)及び従って一吹膨弐Li、(X)に影響を与える
。
択。この選択は一次形式Wtkm 、二次形式Qi (
X’)及び従って一吹膨弐Li、(X)に影響を与える
。
b) GF(2’ )内の基数(β。−−m−β7−
1)の選択を定めた後でも、本質的な一次形式の積とし
てのQi(X)の表現、即ち一次形式Lij (X)の
精密な公式化が選択のために開放されている。
1)の選択を定めた後でも、本質的な一次形式の積とし
てのQi(X)の表現、即ち一次形式Lij (X)の
精密な公式化が選択のために開放されている。
特に、上述した第2の方法を選択するのが有利である。
多くの場合、一次形式L i j (X)を選択し、各
々が(2n個の代わりに)係数の多くともn個のみを含
むようにすることができる。この場合、論理深度が1だ
け減少され、Li 、 (X)を計算するXOR演算の
回数が半分となる。更に、種々の中間結果を、量Li
j (x)およびXOR演算を更に減少させる量WLk
(X)の双方の計算に対しそれぞれの間で共有すること
ができる。実際にはXOR演算の回数は1・・・1 ”
”)・n3にする必要がある。双方の基数α及びβを自
由に選択しうる場合には、正jA基数を選択することが
提案される。この場合、逆数の係数の各々を計算するの
に同じハードウェアを用いることができる。またこの場
合ハードウェアの構造全体が一層規則的となる。或いは
また、逆数の係数を順次に計算しうる場合には、これら
係数の各々に対し同じハードウェアを順次に用いうる。
々が(2n個の代わりに)係数の多くともn個のみを含
むようにすることができる。この場合、論理深度が1だ
け減少され、Li 、 (X)を計算するXOR演算の
回数が半分となる。更に、種々の中間結果を、量Li
j (x)およびXOR演算を更に減少させる量WLk
(X)の双方の計算に対しそれぞれの間で共有すること
ができる。実際にはXOR演算の回数は1・・・1 ”
”)・n3にする必要がある。双方の基数α及びβを自
由に選択しうる場合には、正jA基数を選択することが
提案される。この場合、逆数の係数の各々を計算するの
に同じハードウェアを用いることができる。またこの場
合ハードウェアの構造全体が一層規則的となる。或いは
また、逆数の係数を順次に計算しうる場合には、これら
係数の各々に対し同じハードウェアを順次に用いうる。
方法9JJml’A
以下に一例としてGF(2’)における逆数(m−2n
=4 )を説明する。有限体GF(2’)はGF(2)
に亘る既約多項式g(X) =X’+X+lによって発
生させる。
=4 )を説明する。有限体GF(2’)はGF(2)
に亘る既約多項式g(X) =X’+X+lによって発
生させる。
αをg (X)の形式的な零とすると、α4−α+1と
なる。GF(2’)における基数として(1,α、α2
α3)を取る。この際、CF(2’)はGF(2”)を
含む。実際Gl’(2”)の元は(0,1,α5.α1
0)として占き表わすことができる。GF(2”)にお
けるベースとして正規基数(αS、α10)を選択する
。
なる。GF(2’)における基数として(1,α、α2
α3)を取る。この際、CF(2’)はGF(2”)を
含む。実際Gl’(2”)の元は(0,1,α5.α1
0)として占き表わすことができる。GF(2”)にお
けるベースとして正規基数(αS、α10)を選択する
。
この際、逆数とすべきベクトルは
X −(XotLJz+L) −Xo+ X、α+X、
α”+X−arx” T:ある。またQ(X) −Qo
(X) ir’+Qn− (X) α”と書く。これに
より今必要とする2つのみの二次形式に対する以下の式
が得られる。
α”+X−arx” T:ある。またQ(X) −Qo
(X) ir’+Qn− (X) α”と書く。これに
より今必要とする2つのみの二次形式に対する以下の式
が得られる。
Qo(X)=Xo+X++X3+XoX++XoXz+
X1Xz+XlX3Q+ (X)=X、+X、+X3+
X、L )XoL+XoX3+x2X3ここで弐〇 (
X)・×2゛1 を用い、次にこの弐をその基数元に対
して解く。
X1Xz+XlX3Q+ (X)=X、+X、+X3+
X、L )XoL+XoX3+x2X3ここで弐〇 (
X)・×2゛1 を用い、次にこの弐をその基数元に対
して解く。
この簡単な部分体では元y、α5+Y2α10の逆数を
直接Y2α5+Y1α10として書き表わすことができ
る為、R,(X) =QO(X)及びRo (X) 4
+ (X) となる。より大きな部分体では逆数自体が
表−R叶により一射的なものとなる。ここで形式L w
(X)を計算すると、以下のものが得られる。
直接Y2α5+Y1α10として書き表わすことができ
る為、R,(X) =QO(X)及びRo (X) 4
+ (X) となる。より大きな部分体では逆数自体が
表−R叶により一射的なものとなる。ここで形式L w
(X)を計算すると、以下のものが得られる。
Xo−’、Ro ・ (Xz)+R,−(XO+X1
4X3)Xn−’=Ilo H(X0+X1)+RI・
(XO+X3)×2−1”Ro ・(X(14X2+X
い+R1’ (XO)X3”’=Ro ・(X++Xz
)+RI・(X1+Xz+L)no(X)、Qi(X)
に対する代りの式は以下の通りである。
4X3)Xn−’=Ilo H(X0+X1)+RI・
(XO+X3)×2−1”Ro ・(X(14X2+X
い+R1’ (XO)X3”’=Ro ・(X++Xz
)+RI・(X1+Xz+L)no(X)、Qi(X)
に対する代りの式は以下の通りである。
Go(X)=1+(Xo+X1) 値Xz)+(XO
+L)’ てXl)Ql(X)=1+n7■D・Tl賢
xo+x*) ・(XI)X2)ここに、かっこ内の式
は実質的に一次形式を表わし、上側の横線は反転論理値
を表わす。部分用は数回用いられ、 al、Xo+L a4=a++X3=Xo+X1+
X3az=X6+Xs a5・az+Xz□Xo+
Xz+X3az=XI+Xz ai、=az+x、
J=Xt+Xz+Lによって共有しうる。
+L)’ てXl)Ql(X)=1+n7■D・Tl賢
xo+x*) ・(XI)X2)ここに、かっこ内の式
は実質的に一次形式を表わし、上側の横線は反転論理値
を表わす。部分用は数回用いられ、 al、Xo+L a4=a++X3=Xo+X1+
X3az=X6+Xs a5・az+Xz□Xo+
Xz+X3az=XI+Xz ai、=az+x、
J=Xt+Xz+Lによって共有しうる。
必要とするEXOR−加算の回数は前に特定した上界よ
りも著しく少なくなる(4n2(2n−1)・48)。
りも著しく少なくなる(4n2(2n−1)・48)。
より大きな主体では、従ってより大きな関連の部分体で
は、計算により多くの■が含まれ、従って必要とするゲ
ートの入力端子が一層多くなり、論理深度も大きくなる
。すべてをひとまとめにして考えると、計算の原理は同
しであり、この計算は前述した一般的な処理に沿って行
なう。
は、計算により多くの■が含まれ、従って必要とするゲ
ートの入力端子が一層多くなり、論理深度も大きくなる
。すべてをひとまとめにして考えると、計算の原理は同
しであり、この計算は前述した一般的な処理に沿って行
なう。
好jl毎」片9説1
明細書末尾に示す表IA〜IEはコンパクトディスクガ
ロア体GF(28)における逆数に対する好適実施例を
表で表わすものである。ゲートの標準の個数は4n”(
2n−1)・448個程度である。ゲートは3列で示し
である。第1列はゲートの名前を挙げており、この名前
はゲートの出力信号の名前としても用いられる。第2列
はゲートの機能を挙げている。第3列は関連のゲートの
入力信号を挙げている。表IAの一番上の2行は入力ベ
クトルの8つの成分(I7〜10) と、人力ベクト
ルの乗法逆数である出力ベクトルの8つの成分(J7〜
JO)とヲソれぞれ規定している。
ロア体GF(28)における逆数に対する好適実施例を
表で表わすものである。ゲートの標準の個数は4n”(
2n−1)・448個程度である。ゲートは3列で示し
である。第1列はゲートの名前を挙げており、この名前
はゲートの出力信号の名前としても用いられる。第2列
はゲートの機能を挙げている。第3列は関連のゲートの
入力信号を挙げている。表IAの一番上の2行は入力ベ
クトルの8つの成分(I7〜10) と、人力ベクト
ルの乗法逆数である出力ベクトルの8つの成分(J7〜
JO)とヲソれぞれ規定している。
35個のD−ゲートは部分体における反転を行なう。
この反転はそれ自体で実際にテーブルルックアップに対
応する。この反転は人力信号として、後に説明する種々
のC信号を用い且つ反転アレイ自体で生ぜしめられる種
々の中間信号をも用いる。ゲートライブラリは本発明で
用いる以下の素子を有する。
応する。この反転は人力信号として、後に説明する種々
のC信号を用い且つ反転アレイ自体で生ぜしめられる種
々の中間信号をも用いる。ゲートライブラリは本発明で
用いる以下の素子を有する。
QNOR272人力NORゲート
QNAND2:2人力NANDゲート
QINI :1人力インバータ
QIN2 :大きなファンアウトを有する1人力イン
パ“−タ QAND3 :3人力ANDゲート flNOR3:3人力NORゲート QAND4 :4人力ANDゲート 0NAND3:3人力NANDゲート QXNOR:2人力排他的NORゲートQOR3:3人
力ORゲート QIN3 4更に大きなファンアウトを有する1人力イ
ンバータ 叶06:4つの入力信号a1〜a4の列に対しくal+
az+a3・as)として表現される第1特別関数 QFO8:5つの入力信号a、〜a、の列に対しくal
+82・al+ a、・a5)として表現される第2特
別関数 ライブラリの他の素子は簡単には特定できない。
パ“−タ QAND3 :3人力ANDゲート flNOR3:3人力NORゲート QAND4 :4人力ANDゲート 0NAND3:3人力NANDゲート QXNOR:2人力排他的NORゲートQOR3:3人
力ORゲート QIN3 4更に大きなファンアウトを有する1人力イ
ンバータ 叶06:4つの入力信号a1〜a4の列に対しくal+
az+a3・as)として表現される第1特別関数 QFO8:5つの入力信号a、〜a、の列に対しくal
+82・al+ a、・a5)として表現される第2特
別関数 ライブラリの他の素子は簡単には特定できない。
第1図のブロック22では、種々の一次形式が計算され
る。この計算はゲートN47から開始しゲートB256
(或いはゲートN5)までのゲートの組によって行な
う。これらの−成形式は排他的ORゲート、排他的NO
Rゲート及びインバータのみである。
る。この計算はゲートN47から開始しゲートB256
(或いはゲートN5)までのゲートの組によって行な
う。これらの−成形式は排他的ORゲート、排他的NO
Rゲート及びインバータのみである。
ブロック28では、二次形式が計算される。この計算は
ゲー)NCOIから開始しゲートC3までのゲートの組
によって行われる。その後、必要とするベクトル成分C
O〜C3がブロック30において処理準備完了状態とな
る。部分体における反転が行なわれてベクトル成分Do
−03を生ぜしめた後、ブロック32において乗算が行
なわれる。この乗算はゲートNJOIから開始するゲー
トによって行なわれる。
ゲー)NCOIから開始しゲートC3までのゲートの組
によって行われる。その後、必要とするベクトル成分C
O〜C3がブロック30において処理準備完了状態とな
る。部分体における反転が行なわれてベクトル成分Do
−03を生ぜしめた後、ブロック32において乗算が行
なわれる。この乗算はゲートNJOIから開始するゲー
トによって行なわれる。
合計のゲート数は以下の通りである。
ブロック22ニア6
ブロツク28: 32
ブロック30: 35
ブロック32: 64
合計:207
環−説
前述した方法を以下に概説する。
最終結果はX”’にとすべきである。すなわち逆ベクト
ルのに番目の成分は となる。RJ (X) U=0〜ロー1)を得るために
は、二次形式〇、 (X) (j・0〜n−1)を計算
する必要があった。
ルのに番目の成分は となる。RJ (X) U=0〜ロー1)を得るために
は、二次形式〇、 (X) (j・0〜n−1)を計算
する必要があった。
この効果のために、
を書いた。双方のLは一次形式である。実際には一次形
式 %式% を計算した。
式 %式% を計算した。
口、 (X)は式(B)から得られ、これにより口(χ
)を得る。J(X)(j=o 〜n−1) は0(×)
を反転させることより得られる。最後にX−’kを式(
八)から得る。
)を得る。J(X)(j=o 〜n−1) は0(×)
を反転させることより得られる。最後にX−’kを式(
八)から得る。
第1図は本発明装置の構成を示すブロック回路図である
。 20・・・入力端子 22・・・−吹膨弐発生器 24・・・第1出力端子 26・・・第2出力端子 28・・・二次形式発生器 30・・・反転器
。 20・・・入力端子 22・・・−吹膨弐発生器 24・・・第1出力端子 26・・・第2出力端子 28・・・二次形式発生器 30・・・反転器
Claims (1)
- 【特許請求の範囲】 1、有限主体が部分体よりも二次的に大きな数の元を含
むように指標2の部分体を含む有限主体の入力元の乗法
的逆数を計算するに当り、a)第1集合のベクトル成分
(X_0、X_1、−−−X_2_n_−_1)、(n
は有限主体の大きさを示す)で表わされる入力元Xを受
け、 b)この第1集合のベクトル成分から第2 集合の一次形式L_i_j(X)(ここにi=0、−−
−−、n−1、及びj=1、−−−−、2n)と、第3
集合のマトリックス構成一次形式W_l_k(X)、(
ここにl=0、2_n_−_1、k=0−−−−、n−
1)とをこれら成分の選択排他的OR処理によって発生
し、 c)第3集合の二次形式を発生する体状乗 算によって前記第2集合の元を対状に組合せると共に排
他的OR処理によりかかる二次形式を組合せて前記部分
体の関連する他のベクトル係数Q_0(X)、−−−−
、Q_n_−_1(X)を表わすものとして第4集合の
二次形式を発生させ、 d)前記部分体において前記他のベクトル 係数により表わされる部分ベクトルを逆数部分ベクトル
に変換し、 e)前記逆数部分ベクトルの元を前記第3 集合の一次形式の個別の元により乗算してこの乗算によ
り得られた積の加算と相俟って乗法逆数の成分を発生す
ることを特徴とする有限主体の入力元の乗法的逆数を計
算する方法。 2、指標2の部分体を含み、前記有限主体の大きさ2n
が前記部分体よりも二次的に大きな数の元を含み、前記
入力元からその乗法逆数元を計算する主有限体の入力元
を受信する装置において、 a)ベクトル表現(X_0、−−−−、X_2_n_−
_1)の入力元を受信する入力端子(20)と、 b)この入力端子により供給されベクトル 表現に基き、2進一次形式L_i_j(X)(i=0、
−−−−、n−1及びj=1、−−−−、2n)の第1
アレイを第1出力端子(24)に発生すると共に2進一
次形式W_l_k(X)の第2マトリックスアレイを第
2出力端子(26)に発生する一次形式発生器(22)
と、 c)前記第1出力端子により供給され、体 乗法で前記第1アレイの元を合成アレイに対状に組合せ
ると共にこの合成アレイを排他的OR処理して前記部分
体において第2ベクトル表現された二次形式Q_0(X
)、−−−−、Q_n_−_1(X)の第3アレイを発
生する二次形式発生器(28)と、d)この二次形式発
生器により供給され、 前記第2ベクトル表現の二次形式の第3アレイを受けて
これを前記部分体で逆数部分ベクトルに反転する反転器
(30)と、 e)この反転器により供給される逆数部分 ベクトルを受けると共に前記一次形式発生器の第2出力
端子により供給される第2マトリックスアレイを受けて
前記逆数部分ベクトルの成分を前記一次形式の第3集合
の各元で乗算し、且つ前記乗算逆数の前記乗算成分によ
り得られた積と加算して前記乗法逆数の元を発生するマ
トリックスエバリュエータ(32)とを具えることを特
徴とする主有限体の入力元を受信する装置。 3、前記入力端子を2nビットの広さとし、前記マトリ
ックスエバリュエータの他の出力端子を2nビットの広
さとしたことを特徴とする請求項2に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP88202324.5 | 1988-10-18 | ||
| EP88202324A EP0364627B1 (en) | 1988-10-18 | 1988-10-18 | Data processing apparatus for calculating a multiplicatively inverted element of a finite field |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148225A true JPH02148225A (ja) | 1990-06-07 |
| JP2744091B2 JP2744091B2 (ja) | 1998-04-28 |
Family
ID=8199867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1269241A Expired - Lifetime JP2744091B2 (ja) | 1988-10-18 | 1989-10-18 | 有限体の乗法的逆数元を計算するデータ処理方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4989171A (ja) |
| EP (1) | EP0364627B1 (ja) |
| JP (1) | JP2744091B2 (ja) |
| KR (1) | KR100202206B1 (ja) |
| DE (1) | DE3855497T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107366A (ja) * | 1994-08-05 | 1996-04-23 | Sgs Thomson Microelectron Sa | 有限体元の反転回路 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0431629A3 (en) * | 1989-12-08 | 1993-07-21 | Sony Corporation | Mutual division circuit |
| US5210710A (en) * | 1990-10-17 | 1993-05-11 | Cylink Corporation | Modulo arithmetic processor chip |
| KR940001147B1 (ko) * | 1991-03-20 | 1994-02-14 | 삼성전자 주식회사 | 부분체 GF(2^m/2)을 이용한 GF(2^m)상의 연산방법 및 장치 |
| JP3232602B2 (ja) * | 1991-09-06 | 2001-11-26 | ソニー株式会社 | ユークリッドの互除回路 |
| US5442578A (en) * | 1991-12-12 | 1995-08-15 | Sony Corporation | Calculating circuit for error correction |
| US5379243A (en) * | 1992-08-31 | 1995-01-03 | Comstream Corporation | Method and apparatus for performing finite field division |
| KR950010452B1 (ko) * | 1992-11-30 | 1995-09-18 | 삼성전자 주식회사 | 유한체상의 역수 산출방법 및 장치 |
| DE69534603T2 (de) * | 1994-07-29 | 2006-08-03 | Certicom Corp., Mississauga | Verschlüsselungssystem für elliptische kurve |
| US6782100B1 (en) | 1997-01-29 | 2004-08-24 | Certicom Corp. | Accelerated finite field operations on an elliptic curve |
| US6098192A (en) * | 1997-09-17 | 2000-08-01 | Cirrus Logic, Inc. | Cost reduced finite field processor for error correction in computer storage devices |
| US6044389A (en) * | 1997-12-29 | 2000-03-28 | Quantum Corporation | System for computing the multiplicative inverse of a field element for galois fields without using tables |
| US6199088B1 (en) * | 1998-06-30 | 2001-03-06 | Quantum Corp. | Circuit for determining multiplicative inverses in certain galois fields |
| US7277540B1 (en) * | 1999-01-20 | 2007-10-02 | Kabushiki Kaisha Toshiba | Arithmetic method and apparatus and crypto processing apparatus for performing multiple types of cryptography |
| US6779011B2 (en) * | 2001-02-28 | 2004-08-17 | Maxtor Corporation | System for performing multiplication and division in GF(22M) |
| US20030065697A1 (en) * | 2001-08-29 | 2003-04-03 | Shimman Patel | Fast, iterative system and method for evaluating a modulo operation without using division |
| GB2380370B (en) * | 2001-09-28 | 2004-03-03 | Motorola Inc | Convolutional encoder and method of operation |
| US7167886B2 (en) * | 2003-05-06 | 2007-01-23 | Lsi Logic Corporation | Method for constructing logic circuits of small depth and complexity for operation of inversion in finite fields of characteristic 2 |
| KR100564599B1 (ko) * | 2003-12-24 | 2006-03-29 | 삼성전자주식회사 | 역원 계산 회로, 역원계산 방법 및 상기 역원계산 방법을실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수있는 기록매체 |
| US7668895B2 (en) * | 2004-12-01 | 2010-02-23 | Integrated System Solution Corp. | Galois field computation |
| US8467535B2 (en) * | 2005-01-18 | 2013-06-18 | Certicom Corp. | Accelerated verification of digital signatures and public keys |
| CA2935823C (en) | 2005-01-18 | 2019-01-15 | Blackberry Limited | Accelerated verification of digital signatures and public keys |
| US8745376B2 (en) | 2011-10-14 | 2014-06-03 | Certicom Corp. | Verifying implicit certificates and digital signatures |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4037093A (en) * | 1975-12-29 | 1977-07-19 | Honeywell Information Systems, Inc. | Matrix multiplier in GF(2m) |
| US4162480A (en) * | 1977-01-28 | 1979-07-24 | Cyclotomics, Inc. | Galois field computer |
| US4538240A (en) * | 1982-12-30 | 1985-08-27 | International Business Machines Corporation | Method and apparatus for performing hashing operations using Galois field multiplication |
| JPH0680491B2 (ja) * | 1983-12-30 | 1994-10-12 | ソニー株式会社 | 有限体の演算回路 |
| EP0169908B1 (en) * | 1984-01-21 | 1993-12-01 | Sony Corporation | Method and circuit for decoding error coded data |
| US4745568A (en) * | 1986-12-16 | 1988-05-17 | Onyszchuk Ivan M | Computational method and apparatus for finite field multiplication |
| US4797848A (en) * | 1986-04-18 | 1989-01-10 | Hughes Aircraft Company | Pipelined bit-serial Galois Field multiplier |
| US4975867A (en) * | 1987-06-26 | 1990-12-04 | Digital Equipment Corporation | Apparatus for dividing elements of a Galois Field GF (2QM) |
-
1988
- 1988-10-18 EP EP88202324A patent/EP0364627B1/en not_active Expired - Lifetime
- 1988-10-18 DE DE3855497T patent/DE3855497T2/de not_active Expired - Fee Related
-
1989
- 1989-10-12 US US07/420,844 patent/US4989171A/en not_active Expired - Fee Related
- 1989-10-18 JP JP1269241A patent/JP2744091B2/ja not_active Expired - Lifetime
- 1989-10-18 KR KR1019890014972A patent/KR100202206B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107366A (ja) * | 1994-08-05 | 1996-04-23 | Sgs Thomson Microelectron Sa | 有限体元の反転回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0364627A1 (en) | 1990-04-25 |
| KR900006851A (ko) | 1990-05-09 |
| EP0364627B1 (en) | 1996-08-28 |
| DE3855497T2 (de) | 1997-03-13 |
| DE3855497D1 (de) | 1996-10-02 |
| JP2744091B2 (ja) | 1998-04-28 |
| KR100202206B1 (ko) | 1999-06-15 |
| US4989171A (en) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4873688A (en) | High-speed real-time Reed-Solomon decoder | |
| JP2744091B2 (ja) | 有限体の乗法的逆数元を計算するデータ処理方法及び装置 | |
| US5440570A (en) | Real-time binary BCH decoder | |
| Fitzpatrick | On the key equation | |
| CN104391675B (zh) | 用于提高处理效率的设备和处理器 | |
| US6760742B1 (en) | Multi-dimensional galois field multiplier | |
| JPS59123945A (ja) | 多数バイトエラ−訂正システム | |
| US7162679B2 (en) | Methods and apparatus for coding and decoding data using Reed-Solomon codes | |
| JPS59124011A (ja) | 多数バイトエラ−訂正システム | |
| RU2008148940A (ru) | Способ и устройство кодирования с исправлением ошибок | |
| JPS60144834A (ja) | 有限体の演算回路 | |
| Ji et al. | Fast parallel CRC algorithm and implementation on a configurable processor | |
| EP0393080B1 (en) | Hypersystolic reed-solomon encoder | |
| US4216531A (en) | Finite field multiplier | |
| KR100322739B1 (ko) | 유한체연산방법및그장치 | |
| US6745219B1 (en) | Arithmetic unit using stochastic data processing | |
| JPS63186338A (ja) | 誤り訂正回路 | |
| Berlekamp et al. | A Hypersystolic Reed-Solomon Decoder¹ | |
| JP3614978B2 (ja) | ガロア体の除算方法および除算装置 | |
| US6484192B1 (en) | Root finding method and root finding circuit of quadratic polynomial over finite field | |
| US20080140740A1 (en) | Systems and methods for processing data sets in parallel | |
| US10623018B2 (en) | Method of arrangement of an algorithm in cyclic redundancy check | |
| Li et al. | Low-complexity versatile finite field multiplier in normal basis | |
| JP3252421B2 (ja) | ユークリッドの互除回路 | |
| JP2710176B2 (ja) | 誤り位置及び誤りパターン導出回路 |