JPH02149013A

JPH02149013A - 発振回路

Info

Publication number: JPH02149013A
Application number: JP63300911A
Authority: JP
Inventors: Hiromi Kusakabe; 日下部　博已
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-11-30
Filing date: 1988-11-30
Publication date: 1990-06-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、Ｉ　２Ｌ　（Ｉｎｔｅｇｒａｔｅｄ　Ｉｎ
ｊｅｃｔｉｏｎＬｏｇｉｃ）インバータを用いた発振回
路に係り、特にＩＣ（集積回路）化及び超低電圧動作化
を図ったものに関する。

（従来の技術）周知のように、１２Ｌインバータを利用した発振回路と
しては、従来より、第５図に示す構成のものがある。第
５図は、「電子材料Ｊ　　（１９７８年６月号の第６４
頁の図４）に記載されている水晶発振器を示している。

この水晶発振器は、！２Ｌトランジスタを反転増幅器と
して利用したもので、トランジスタＱｌよりなる線形増
幅器と、トランジスタＱ２．Ｑ３及びダイオードＤ１よ
りなる直流負帰還回路と、水晶Ｘ　ｔａｌ及びコンデン
サＣ１゜Ｃ２とで、振幅レベルが２ＶＢＨに制限された
正弦波の発振出力を得る。そして、この発振出力をトラ
ンジスタＱ４．Ｑ５よりなるバッファ・クリッパ回路で
、波形整形し矩形パルスに変換するものである。

しかしながら、第５図に示した従来の発振回路では、Ｉ
Ｃ化する場合、水晶Ｘ　ｔａｌ及びコンデンサＣ１，Ｃ
２が外付けとなるため、２つの端子Ｐｉ、Ｐ２が必、要
となり、実用的でないという問題が生じる。

そこで、従来より、第６図に示すような発振回路が考え
られている。第６図は、特公昭５８−３１１２ｅｉ号公
報に記載されている、位相同期ループを用いたマルチプ
レックス集積回路用の電流制御発振器を示している。こ
の電流制御発振器は、差動増幅器を主体にした比較回路
とヒステリシス特性を有する帰還回路からなるもので、
図示しないローパスフィルタを介して供給される位相差
に応じた電流１ｏを、抵抗Ｒ１及びコンデンサＣ３より
なる積分回路ＣＲを介して、トランジスタＱ６〜Ｑ１３
よりなるシュミット回路に供給するようにしたものであ
る。

そして、この電流制御発振器によれば、ＩＣ化した場合
、積分回路ＣＲのみが外付けとなるので、・１つの端子
Ｐ３で済むようになる。ところが、第６図に示した従来
の発振回路では、最低動作電圧が高いため例えば電池使
用の機器等には不向きであるという問題がある。

（発明が解決しようとする課題）以上のように、従来の発振回路では、ＩＣ化する場合、
外付は部品用の端子数が多くなるという問題があり、ま
た、端子数の削減を図ると最低動作電圧が高くなるとい
う問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、ＩＣ化した場合外付は部品用の端子数が削減でき、し
かも、例えば電池１本分の超低電圧でも動作可能な極め
て良好な発振回路を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明に係る発振回路は、エミッタ電位が第１のレベ
ルになったとき導通状態となるようにバイアスされたト
ランジスタと、このトランジスタのエミッタと基準電位
点との間に介挿接続されたコンデンサと、トランジスタ
のエミッタ出力が入力され、スレッショルドレベルが第
１のレベルと異なる第２のレベルである第１の１２Ｌイ
ンバータと、この第１の１２Ｌインバータの出力及びト
ランジスタのコレクタ出力がそれぞれ入力され、互いの
入出力端が相互に接続されてラッチ回路を構成する第２
及び第３の１２Ｌインバータと、第３の１２Ｌインバー
タの出力を第１の１２Ｌインバータの入力に帰還する帰
還回路とを備えたものである。

（作用）上記のような構成によれば、第１及び第２のレベル間で
コンデンサに対して充放電を行なわせ発振出力を得るこ
とができる。そして、ＩＣ化した場合、外付は部品はコ
ンデンサのみとなるため、端子数は１つで済むようにな
る。また、最低動作電圧も、例えば１ｖ以下の超低電圧
とすることができる。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、Ｑ１０はＮＰＮ型のトラ
ンジスタで、そのベースには定電圧Ｖｌが印加されてい
る。このトランジスタＱ１４のエミッタは、端子Ｐ４を
介して外付は用のコンデンサＣ４に接続されている。

ここで、上記トランジスタＱ１４は、そのエミッタ電位
がＶＬになったときに導通状態となるようにバイアス設
定されている。つまり、トランジスタＱ１４のベース・
エミッタ間順方向電圧をＶＦとすると、ＶＬ　−Ｖｌ　−ＶＦとなされている。

また、上記トランジスタＱ１４のエミッタは、入力スレ
ッショルドレベルが上記ＶＬよりも高い電位Ｖ　１１で
ある、１２ＬインバータＸ１の入力端に瞭続されている
。そして、この１２ＬインバータＸ１の出力端及びトラ
ンジスタＱ１４のコレクタは、１２ＬインバータＸ２．
Ｘ３の入力端にそれぞれ接続されている。

これらＩ２ＬインバータＸ２．Ｘ３は、互いの入出力端
が相互に接続されてラッチ回路りを構成している。そし
て、■２ＬインバータＸ２の出力端は、出力端子ＯＵＴ
に接続され、Ｉ２ＬインバータＸ３の出力端は、Ｉ２Ｌ
インバータＸＩの入力端に接続されている。

上記のような構成において、以下、その動作を説明する
。まず、コンデンサＣ４の両端間電位差が０の状態で、
定電圧ｖ１が印加されたとする。

すると、トランジスタＱｌは完全に導通状態となるため
、そのコレクタはＬ（ロー）レベルとなり、１２Ｌイン
バータＸ３の出力はオーブンとなっている。

このため、コンデンサＣ４には充電のみが行なわれ、端
子Ｐ４の電位は、第２図の時刻ｔｌ〜ｔ２に示すように
順次上昇する。この場合、端子Ｐ４の電位がｖＬになる
までは、トランジスタＱ１４によってコンデンサＣ４に
急速に充電が行なわれるので、端子Ｐ４の電位上昇の傾
斜は大きくなっている。

そして、端子Ｐ４の電位がＶＬを越えた時刻ｔ２以降は
、トランジスタＱ１４は非導通状態となるが、ラッチ回
路りが時刻ｔ２以前の状態を保持しているため、Ｉ２Ｌ
インバータＸ３の出力はオーブンのままで、１２Ｌイン
バータＸ１のインジェクション電流の作用によって、コ
ンデンサＣ４への充電が継続される。この場合、コンデ
ンサＣ４への充電は緩やかに行なわれるので、端子Ｐ４
の電位上昇の傾斜は緩くなる。

このようにして、端子Ｐ４の電位が、Ｉ２Ｌインバータ
Ｘ１のスレッショルド電圧であるＶ　Ｈに達した時刻Ｔ
３では、Ｉ２ＬインバータＸ１の出力がＬレベルとなり
、ラッチ回路りの記憶状態が反転される。すると、Ｉ２
ＬインバータＸ３の出力はＬレベルとなって、コンデン
サＣ４がシャントされ急速に放電が行なわれる。このた
め、端子Ｐ４の電位は、急速に降下し時刻ｔ４でＶＬに
達する。

端子Ｐ４の電位がＶＬになると、トランジスタＱ１４が
導通状態となるため、ラッチ回路りの記憶状態が再び反
転される。すると、コンデンサＣ４のシャントが開放さ
れて充電が開始されるので、端子Ｐ４の電位が再び上昇
することになる。以後、上記のようなコンデンサＣ４へ
の充放電動作が繰り返し継続され、ラッチ回路りの反転
動作に基づいて出力端子ＯＵＴから発振出力を得ること
ができる。この場合、出力端子ＯＵＴの発振出力は、第
２図に示した鋸歯状波形で急激に電圧が降下している部
分でＨ（ハイ）レベルとなる。

第３図は、第１図に示した実施例の回路をより安定に使
用できるように工夫し、実際の回路定数を設定した例を
示している。動作原理は、上記実施例と全く同じであり
、１２ＬインバータＸ４゜Ｘ５及び１２ＬインバータＸ
Ｂ、Ｘ７を新たに付加した点が、構成上大きく異なる部
分である。

１２ＬインバータＸ、４．Ｘ５は、トランジスタＱ１４
が飽和したときの逆βの影響を避けるために設けられて
おり、１２ＬインバータＸ８．Ｘｌは、コンデンサＣ４
の充電電荷を急速に放電させるために、電流の吸い込み
能力を高めたものである。

そして、第４図（ａ）〜（ｃ）は、第３図中（ａ）〜（
Ｃ）点の電圧波形を、それぞれコンピュータシミュレー
ションによって描いたものである。第４図から明らかな
ように、各部の動作電圧はＩＶ以下であり、例えば電池
１本（１，５Ｖ）程度の超低電圧で動作させることが可
能となる。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。例えば上記実施例では発振出力を１
２ＬインバータＸ２から取り出すようにしたが、これは
目的に応じて任意の点から取り出すようにしてもよいも
のである。また、この発明は、例えば超低電圧用センサ
ーレスモータドライブＩＣのモータ起動用発振回路とし
て使用すると好適する。

［発明の効果］以上詳述したようにこの発明によれば、ＩＣ化した場合
外付は部品用の端子数が削減でき、しかも、例えば電池
１本分の超低電圧でも動作可能な極めて良好な発振回路
を提供することができる。

【図面の簡単な説明】

第１図及び第２図はそれぞれこの発明に係る発振回路の
一実施例を示す回路構成図及びその動作を説明するため
の波形図、第３図及び第４図はそれぞれ同実施例をより
実際的に構成した状態を示す回路構成図及びその各部の
波形図、第５図及び第６図はそれぞれ従来の発振回路を
示す回路構成図である。

Claims

【特許請求の範囲】

エミッタ電位が第１のレベルになったとき導通状態とな
るようにバイアスされたトランジスタと、このトランジ
スタのエミッタと基準電位点との間に介挿接続されたコ
ンデンサと、前記トランジスタのエミッタ出力が入力さ
れ、スレッショルドレベルが前記第１のレベルと異なる
第２のレベルである第１のＩ＾２Ｌインバータと、この
第１の１＾２Ｌインバータの出力及び前記トランジスタ
のコレクタ出力がそれぞれ入力され、互いの入出力端が
相互に接続されてラッチ回路を構成する第２及び第３の
Ｉ＾２Ｌインバータと、前記第３のＩ＾２Ｌインバータ
の出力を前記第１のＩ＾２Ｌインバータの入力に帰還す
る帰還回路とを具備してなることを特徴とする発振回路
。