JPH02149188A - 陰極線管の電子ビームのランディング位置補正装置 - Google Patents
陰極線管の電子ビームのランディング位置補正装置Info
- Publication number
- JPH02149188A JPH02149188A JP30366288A JP30366288A JPH02149188A JP H02149188 A JPH02149188 A JP H02149188A JP 30366288 A JP30366288 A JP 30366288A JP 30366288 A JP30366288 A JP 30366288A JP H02149188 A JPH02149188 A JP H02149188A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- electron beam
- ray tube
- cathode ray
- position correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、陰極線管の電子ビームのランデインク位置補
正装置に関する。
正装置に関する。
本発明は、陰極線管の表示面上の等間隔に分割された複
数の点における各電子ビームのランデインク位置補正量
を記憶する記憶手段と、その記憶手段から読み出された
連続する4つの点における各電子ビームのランデインク
位置補正量A、B、C,Dから、中央の2点の間をに等
分した各点のランデインク位置デジタル補正量HI、H
2、・・、Hkl ・・・、Hn−tを、 Hk−13+q ((B−A) −(D−C) ) P
(k)+(C−B)k/n (但し、P (k) = 1− (2k/n −1
) 2qは0・07≦q≦0.10の定数) の式を用いて、デジタル補間演算を行って算出するデジ
タル演算手段と、陰極線管の電子ビームのランデインク
位置補正手段とを有し、記憶手段に記憶されている陰極
線管の表示面上の複数の点における各電子ビームのラン
デインク位置補正量及びデジタル演算手段によって算出
されたk(IIのランデインク位置補正量に基づいて、
陰極線管の表示面上の電子ビームのランデインク位置補
正を行うようにしたことにより、陰極線管の表示面の全
面に亘って、電子ビームのランデインク位置を高精度に
しかも迅速に補正することができる。
数の点における各電子ビームのランデインク位置補正量
を記憶する記憶手段と、その記憶手段から読み出された
連続する4つの点における各電子ビームのランデインク
位置補正量A、B、C,Dから、中央の2点の間をに等
分した各点のランデインク位置デジタル補正量HI、H
2、・・、Hkl ・・・、Hn−tを、 Hk−13+q ((B−A) −(D−C) ) P
(k)+(C−B)k/n (但し、P (k) = 1− (2k/n −1
) 2qは0・07≦q≦0.10の定数) の式を用いて、デジタル補間演算を行って算出するデジ
タル演算手段と、陰極線管の電子ビームのランデインク
位置補正手段とを有し、記憶手段に記憶されている陰極
線管の表示面上の複数の点における各電子ビームのラン
デインク位置補正量及びデジタル演算手段によって算出
されたk(IIのランデインク位置補正量に基づいて、
陰極線管の表示面上の電子ビームのランデインク位置補
正を行うようにしたことにより、陰極線管の表示面の全
面に亘って、電子ビームのランデインク位置を高精度に
しかも迅速に補正することができる。
以下に、従来のコンバーセンス補正装置(特開昭58−
101586号公報)について説明する。
101586号公報)について説明する。
このコンバーセンス補正装置は、高精度のコンバーセン
ス補正を可能としてものであって、高品位の大型テレビ
ジョン受像機に適用して好適なものである。
ス補正を可能としてものであって、高品位の大型テレビ
ジョン受像機に適用して好適なものである。
かかる大型のテレビジョン受像機にあっては、そのCR
Tの偏向コイルの巻線分布が多少成りとも均一性を欠い
ていると、偏向磁界の分布の不均一性のために、画面全
体に亘って、コンバーセンスを補償することは頗る困難
であった。
Tの偏向コイルの巻線分布が多少成りとも均一性を欠い
ていると、偏向磁界の分布の不均一性のために、画面全
体に亘って、コンバーセンスを補償することは頗る困難
であった。
そこで、CRTの画面を複数の領域に分割し、夫々の領
域におけるコンバーセンス補正量をメモリに記憶せしめ
、電子ビームのCRTの螢光面上の走査に応じて、その
メモリの記憶内容を読み出し、CRTの画面の全体に亘
って、良好なコンバーセンス補正を行うようにするもの
が提案されている。
域におけるコンバーセンス補正量をメモリに記憶せしめ
、電子ビームのCRTの螢光面上の走査に応じて、その
メモリの記憶内容を読み出し、CRTの画面の全体に亘
って、良好なコンバーセンス補正を行うようにするもの
が提案されている。
この場合、CRTの画面の分割領域の数が多い程、CR
Tの画面の全体に亘コンバーセンス補正はR実と成るが
、コンバーセンス補正のための調整が面倒に成るという
欠点がある。
Tの画面の全体に亘コンバーセンス補正はR実と成るが
、コンバーセンス補正のための調整が面倒に成るという
欠点がある。
そこで、この点を改良したコンバーセンス補正装置につ
いて、第2図を参照して、以下に説明する。(20)は
アンテナ、(21)はチューナ、(22)は映像中間周
波増幅器、(23)は映像検波回路、(24)は切換え
スイッチ、(25)、(31)は切換えスイッチの出力
が供給される夫々映像出力回路及び同期分離回路、(2
6)はCRT、(27)は水平及び垂直偏向コイルであ
る。
いて、第2図を参照して、以下に説明する。(20)は
アンテナ、(21)はチューナ、(22)は映像中間周
波増幅器、(23)は映像検波回路、(24)は切換え
スイッチ、(25)、(31)は切換えスイッチの出力
が供給される夫々映像出力回路及び同期分離回路、(2
6)はCRT、(27)は水平及び垂直偏向コイルであ
る。
同期分離回路(31)よりの水平同期信号及び垂直同期
信号が夫々水平出力回路(29)及び垂直出力回路(3
0)に供給され、夫々得られた水平偏向信号及び垂直偏
向信号が、上述の水平及び垂直偏向コイル(27)に供
給される。
信号が夫々水平出力回路(29)及び垂直出力回路(3
0)に供給され、夫々得られた水平偏向信号及び垂直偏
向信号が、上述の水平及び垂直偏向コイル(27)に供
給される。
(35)は水平及び垂直同期信号を形成するための同期
発振器で、その発振信号がクロスハツチ信号発生回路(
36)及びカーソル信号発生回路(37)に供給される
。そして、クロスハツチ信号発生回路(36)からの縦
、横16本から成るクロスハツチ信号が、合成’14
(44)においてカーソル信号発生回路(37)からの
カーソル信号と合成された後、切換えスイッチ(24)
を通じて、映像出力回路(25)に供給されて、CRT
(26)の画面上において、第3図に示す如く、所望
のクロス部分が変化する如く強調される。
発振器で、その発振信号がクロスハツチ信号発生回路(
36)及びカーソル信号発生回路(37)に供給される
。そして、クロスハツチ信号発生回路(36)からの縦
、横16本から成るクロスハツチ信号が、合成’14
(44)においてカーソル信号発生回路(37)からの
カーソル信号と合成された後、切換えスイッチ(24)
を通じて、映像出力回路(25)に供給されて、CRT
(26)の画面上において、第3図に示す如く、所望
のクロス部分が変化する如く強調される。
マイクロプロセッサ(39)からの任意のデータ信号が
、レジスタ(40)を通じて、マルチプレクサ(45)
に供給される。又、カーソル信号発生回路(15)から
の上述の所望のクロス部分の走査期間に対応する信号が
マルチプレクサ(35)に供給されて、この期間にレジ
スタ(40)からの信号が取り出される。そして、この
取り出された信号がD/A変換器(41)、ローパスフ
ィルタ(42)及び増幅器(43)を通じて、CRT
(26)のネック部に設けられたコンバーセンス補正用
コイル(互いに対向する一対の静電補正板も可’) (
22)に供給される。
、レジスタ(40)を通じて、マルチプレクサ(45)
に供給される。又、カーソル信号発生回路(15)から
の上述の所望のクロス部分の走査期間に対応する信号が
マルチプレクサ(35)に供給されて、この期間にレジ
スタ(40)からの信号が取り出される。そして、この
取り出された信号がD/A変換器(41)、ローパスフ
ィルタ(42)及び増幅器(43)を通じて、CRT
(26)のネック部に設けられたコンバーセンス補正用
コイル(互いに対向する一対の静電補正板も可’) (
22)に供給される。
更に、プロセッサ(39)からのデータ信号が、記憶手
段(33)のデータ入力端子に供給されて、プロセッサ
(39)からカーソル信号発生回路(32)に供給され
るアドレスが、記憶手段の(33)の書き込みアドレス
端子に供給されると共に、プロセッサ(39)からの書
き込み/読み出しの制御信号が記憶手段(33)の制御
端子に供給される。
段(33)のデータ入力端子に供給されて、プロセッサ
(39)からカーソル信号発生回路(32)に供給され
るアドレスが、記憶手段の(33)の書き込みアドレス
端子に供給されると共に、プロセッサ(39)からの書
き込み/読み出しの制御信号が記憶手段(33)の制御
端子に供給される。
更に、キーボード(38)からのキー信号が、プロセッ
サ(39)に供給され、これにより上述のレジスタ(4
0)に供給されるデータ信号が変更される。これによっ
て、コンバーセンスの補正量が調整され、正しいコンバ
ーセンス補正量が測定される。
サ(39)に供給され、これにより上述のレジスタ(4
0)に供給されるデータ信号が変更される。これによっ
て、コンバーセンスの補正量が調整され、正しいコンバ
ーセンス補正量が測定される。
更に、プロセッサ(39)のデータ信号が記憶手段(3
3)のデータ端子に供給され、プロセッサ(39)から
カーソル信号発生回路(37)に供給されるアドレス信
号が記憶手段(33)のアドレス端子に供給されると共
に、プロセッサ(39)からの書き込み/読み出しの制
御信号が記憶手段(33)の制御端子に供給される。
3)のデータ端子に供給され、プロセッサ(39)から
カーソル信号発生回路(37)に供給されるアドレス信
号が記憶手段(33)のアドレス端子に供給されると共
に、プロセッサ(39)からの書き込み/読み出しの制
御信号が記憶手段(33)の制御端子に供給される。
又、同期分離回路(31)からの水平及び垂直周期信号
が、アドレス信号発生回路(32)に供給されて、水平
及び垂直走査位置に対応するアドレス信号が形成される
。そして、このアドレス信号が記憶手段(33)の読み
出しアドレス端子に供給される。
が、アドレス信号発生回路(32)に供給されて、水平
及び垂直走査位置に対応するアドレス信号が形成される
。そして、このアドレス信号が記憶手段(33)の読み
出しアドレス端子に供給される。
そして、記憶手段(33)から読み出されたデータ信号
が垂直補間回路(34)を通じて、マルチプレクサ(3
5)に供給される。
が垂直補間回路(34)を通じて、マルチプレクサ(3
5)に供給される。
かかるコンバーセンス補正装置において、切換えスイッ
チ(24)を合成器(44)側に切り換えると、CRT
(26)の画面上には例えば第4図に示すように、画
面を縦横に夫々16等分したクロスハツチの画像が表示
される。
チ(24)を合成器(44)側に切り換えると、CRT
(26)の画面上には例えば第4図に示すように、画
面を縦横に夫々16等分したクロスハツチの画像が表示
される。
又、キーボード(38)において、「自動」キーが操作
されると、第4図に示す如く、25個所の破線で囲った
25個所のクロス部分が代表調整点として選定され、先
ず、左上隅の破線で囲ったクロス部分が第3図のように
表示される。この状態で、「赤/青」キー又は「赤/緑
」キーが操作されると、夫々赤と青、又は赤と緑のコン
バーセンス補正モードと成る。更に、「上」、「下」キ
ー又は「右」、「左」キーが操作されると、赤と青又は
赤と緑のコンバーセンス補正量が所定量ずつ増減される
。
されると、第4図に示す如く、25個所の破線で囲った
25個所のクロス部分が代表調整点として選定され、先
ず、左上隅の破線で囲ったクロス部分が第3図のように
表示される。この状態で、「赤/青」キー又は「赤/緑
」キーが操作されると、夫々赤と青、又は赤と緑のコン
バーセンス補正モードと成る。更に、「上」、「下」キ
ー又は「右」、「左」キーが操作されると、赤と青又は
赤と緑のコンバーセンス補正量が所定量ずつ増減される
。
そして、コンバーセンス補正が完了した時点において、
「終了」キーが操作されると、その時のコンバーセンス
補正量のデータが記憶手段(33)に記憶される。
「終了」キーが操作されると、その時のコンバーセンス
補正量のデータが記憶手段(33)に記憶される。
更に、キーの操作によって、次の代表調整点のアドレス
が出力される。このようにして、25fll所の代表調
整点のコンバーセンスが補正され、その各点の補正量の
データが記憶手段(33)に記憶される。
が出力される。このようにして、25fll所の代表調
整点のコンバーセンスが補正され、その各点の補正量の
データが記憶手段(33)に記憶される。
これらの記憶されたデータから、残りの231のクロス
部分の補正量が演算にて求められる。ここで、演算の方
法としては、例えば、第5図に示す如く、任意の代表調
整点で“1”に成り、両隣の代表調整点で“0”に成る
2次又は4次等の補間式による数値が加算されて、その
間の2点の補正量が算出される。この演算が水平及び垂
直方向において行われ、残りの231のクロス部分の補
正量が算出される。尚、第4図のOll、15番目の行
及び列のデータは、夫々2.3あるいは13.14番目
の行及び列のデータから直線近似等により算出される。
部分の補正量が演算にて求められる。ここで、演算の方
法としては、例えば、第5図に示す如く、任意の代表調
整点で“1”に成り、両隣の代表調整点で“0”に成る
2次又は4次等の補間式による数値が加算されて、その
間の2点の補正量が算出される。この演算が水平及び垂
直方向において行われ、残りの231のクロス部分の補
正量が算出される。尚、第4図のOll、15番目の行
及び列のデータは、夫々2.3あるいは13.14番目
の行及び列のデータから直線近似等により算出される。
そして、これらのデータが記憶手段(33)に記憶され
る。
る。
更に、これらのデータが、記憶手段(33)から読み出
されて、これに基づいてコンバーセンス補正が行われる
。そして、この状態で、コンバーセンス補正が不良のク
ロス部分に対して、手動による調整が行われる。即ち、
キーボード(38)のキーが操作されて、手動モードに
成る。ここで、「上」、「下」キー又は「右」、「左」
キーを操作すると、プロセッサ(39)のから出力され
るアドレスが、垂直、水平方向に1ずつ増減される。こ
れによって、所望クロス部分についてキーの操作によっ
て、所望部分のコンバーセンスの補正量の訂正が行われ
る。
されて、これに基づいてコンバーセンス補正が行われる
。そして、この状態で、コンバーセンス補正が不良のク
ロス部分に対して、手動による調整が行われる。即ち、
キーボード(38)のキーが操作されて、手動モードに
成る。ここで、「上」、「下」キー又は「右」、「左」
キーを操作すると、プロセッサ(39)のから出力され
るアドレスが、垂直、水平方向に1ずつ増減される。こ
れによって、所望クロス部分についてキーの操作によっ
て、所望部分のコンバーセンスの補正量の訂正が行われ
る。
更に、記憶手段(33)は、0番目(最上)の行には、
測定された点の数値が記憶され、以下の各行には垂直方
向の差分の数値が記憶され、以下の各行には垂直方向の
差分の数値が記憶される。このような記憶が行われるこ
とにより、垂直補間(26)は次のように構成される。
測定された点の数値が記憶され、以下の各行には垂直方
向の差分の数値が記憶され、以下の各行には垂直方向の
差分の数値が記憶される。このような記憶が行われるこ
とにより、垂直補間(26)は次のように構成される。
さて、第6図において、記憶手段(33)には、垂直方
向(V)及び水平方向(h)のアドレスが供給されて、
上述の記憶されたデータが順次読み出される。この記憶
手段(33)からのデータ信号が割算回路(51)に供
給されて、隣接するクロス部分間の水平走査線の数で割
算される。ここでの水平走査線の数を例えば16とすれ
ば、割算はデータを下位に4ビツトシフトすることで実
行できる。更に、シフトされデータ信号が、加算回路(
52)を通じて、1水平期間(16個所)分のデータを
記憶するレジスタ(53)にに供給されると共に、上述
の水平方向のアドレスの供給されるタイミングによりレ
ジスタ(53)が駆動され、供給されたデ・−夕信号順
次転送される。このレジスタ(53)から取り出された
信号が、ラッチ回路(54)で順次ラッチされる。この
ラッチされた信号がマルチプレクサ(18)に供給され
ると共に、加算回路(52)に供給される。
向(V)及び水平方向(h)のアドレスが供給されて、
上述の記憶されたデータが順次読み出される。この記憶
手段(33)からのデータ信号が割算回路(51)に供
給されて、隣接するクロス部分間の水平走査線の数で割
算される。ここでの水平走査線の数を例えば16とすれ
ば、割算はデータを下位に4ビツトシフトすることで実
行できる。更に、シフトされデータ信号が、加算回路(
52)を通じて、1水平期間(16個所)分のデータを
記憶するレジスタ(53)にに供給されると共に、上述
の水平方向のアドレスの供給されるタイミングによりレ
ジスタ(53)が駆動され、供給されたデ・−夕信号順
次転送される。このレジスタ(53)から取り出された
信号が、ラッチ回路(54)で順次ラッチされる。この
ラッチされた信号がマルチプレクサ(18)に供給され
ると共に、加算回路(52)に供給される。
そして、この回路において、第7図Aに示すような垂直
ブランキングに対して、割算(シフト)回路(51)に
は、第7図Bに示すようなりリア信号及び第7図Cに示
すような割算(シフト)の中止信号が供給される。即ち
、割算回路(51)は垂直期間の後半の有効画面外でク
リアされると共に、ブランキン期間内のシフトの中止さ
れた所定の1水平期間にO番目の行のデータ(真の数値
)が取り出される。ここで、データ信号は例えば8ビツ
トで構成され、又、割算回路(51)は小数点以下が4
ビツト、小数点以上が8ビツトの計12ビットで構成さ
れる。従って、シフト中止は小数点以上の8ビツトの信
号が出力され、小数点以下の4ビツトは総て0にされる
と共に、シフト期間は小数点以上の下位4ビツト及び小
数点以下の4ビツトに信号が出力され、上位4ビツトで
正負の符号が出力される。
ブランキングに対して、割算(シフト)回路(51)に
は、第7図Bに示すようなりリア信号及び第7図Cに示
すような割算(シフト)の中止信号が供給される。即ち
、割算回路(51)は垂直期間の後半の有効画面外でク
リアされると共に、ブランキン期間内のシフトの中止さ
れた所定の1水平期間にO番目の行のデータ(真の数値
)が取り出される。ここで、データ信号は例えば8ビツ
トで構成され、又、割算回路(51)は小数点以下が4
ビツト、小数点以上が8ビツトの計12ビットで構成さ
れる。従って、シフト中止は小数点以上の8ビツトの信
号が出力され、小数点以下の4ビツトは総て0にされる
と共に、シフト期間は小数点以上の下位4ビツト及び小
数点以下の4ビツトに信号が出力され、上位4ビツトで
正負の符号が出力される。
更に、加算回路(52)も小数点以下が4ビツト、小数
点以上が8ビツトの計12ビットで構成される。ここで
上述の割算回路(51)からの信号と、レジスタ(53
)で1水平期間遅延された信号が加算される。従って、
0番目の行において、例えば、Aoのデータが供給され
ると、割算回路(51)からはAoが出力され、次に1
番めの行において(A+−Ao)が供給されると、割算
回路(51)からは、(A1−Ao )/16が出力さ
れ、加算回路(52)の出力は、 Ao + (A1−Ao)/16 に成る。この加算が6回行われると、加算回路(52)
の出力はA1に成り、順次水平走査線では、15番目の
データの1/16が加算され続けることにより、直線近
似による外挿が自動的に行われる。
点以上が8ビツトの計12ビットで構成される。ここで
上述の割算回路(51)からの信号と、レジスタ(53
)で1水平期間遅延された信号が加算される。従って、
0番目の行において、例えば、Aoのデータが供給され
ると、割算回路(51)からはAoが出力され、次に1
番めの行において(A+−Ao)が供給されると、割算
回路(51)からは、(A1−Ao )/16が出力さ
れ、加算回路(52)の出力は、 Ao + (A1−Ao)/16 に成る。この加算が6回行われると、加算回路(52)
の出力はA1に成り、順次水平走査線では、15番目の
データの1/16が加算され続けることにより、直線近
似による外挿が自動的に行われる。
そして、ランチ回路(54)に第7図りに示すようなり
リア信号が供給されることにより、ラッチ回路(54)
からは例えば第7図已に示すような信号が出力される。
リア信号が供給されることにより、ラッチ回路(54)
からは例えば第7図已に示すような信号が出力される。
このようにして、垂直補間が行われる。
尚、水平補間はローパスフィルタ(42)にて行われる
。
。
こうして、コンバーセンス補正が行われるわけであるが
、このコンバーセンス補正装置によれ、25個所の代表
調整点と更に不良の点のみの調整を行えば良いので、調
整が頗る容易に成ると共に、不良点に対して個個に調整
を行うことができるようにしたので、総ての点に対して
頗る正確な調整を行うことができる。
、このコンバーセンス補正装置によれ、25個所の代表
調整点と更に不良の点のみの調整を行えば良いので、調
整が頗る容易に成ると共に、不良点に対して個個に調整
を行うことができるようにしたので、総ての点に対して
頗る正確な調整を行うことができる。
更に、記憶手段の記憶を垂直方向の差分データとしたこ
とにより、垂直補間回路を加算回路で構成することがで
きるので、回路構成を頗る簡単にすることができる。
とにより、垂直補間回路を加算回路で構成することがで
きるので、回路構成を頗る簡単にすることができる。
尚、通常のコンバーセンス補正は、記憶手段より右側の
回路のみで行われる。そこで、発振回路(35)〜レジ
スタ(40)及びキーボード(38)の破線で囲まれた
回路を任意のボートを介して分離可能とし、調整時のみ
ボートにこれらの回路を差し込んで調整を行うようにし
ても良い。
回路のみで行われる。そこで、発振回路(35)〜レジ
スタ(40)及びキーボード(38)の破線で囲まれた
回路を任意のボートを介して分離可能とし、調整時のみ
ボートにこれらの回路を差し込んで調整を行うようにし
ても良い。
しかして、本発明は陰極線管の表示面の全面に亘って、
電子ビームのランデインク位置を高精度にしかも迅速に
補正することのできる陰極線管の電子ビームのランデイ
ンク位置補正装置を提案しようとするものである。
電子ビームのランデインク位置を高精度にしかも迅速に
補正することのできる陰極線管の電子ビームのランデイ
ンク位置補正装置を提案しようとするものである。
本発明は、陰極線管(26)の表示面上の等間隔に分割
された複数の点における各電子ビームのランデインク位
置補正量を記憶する記憶手段(33)と、その記憶手段
(33)から読み出された連続する4つの点における各
電子ビームのランデインク位置補正量A、B、C,Dか
ら、中央の2点の間をに等分した各点のランデインク位
置デジタル補正量H1、H2、・・・、Hk、・・、H
n−+を、Hk=B十q (CB−A) −(D−C)
}P (k)+ (C−B)k/n (但し、P (k) =1− (2k/n−1)
2qは0・07≦q≦0.10の定数) の式を用いて、デジタル補間演算を行って算出するデジ
タル演算手段(34)と、陰極線管(26)の電子ビー
ムのランデインク位置補正手段(28)とを有し、記憶
手段(33)に記憶されている陰極線管(26)の表示
面上の複数の点における各電子ビームのランデインク位
置補正量及びデジタル演算手段(34)によって算出さ
れたに個のランデインク位置補正量に基づいて、陰極線
管(26)の表示面上の電子ビームのランデインク位置
補正を行うようにしたものである。
された複数の点における各電子ビームのランデインク位
置補正量を記憶する記憶手段(33)と、その記憶手段
(33)から読み出された連続する4つの点における各
電子ビームのランデインク位置補正量A、B、C,Dか
ら、中央の2点の間をに等分した各点のランデインク位
置デジタル補正量H1、H2、・・・、Hk、・・、H
n−+を、Hk=B十q (CB−A) −(D−C)
}P (k)+ (C−B)k/n (但し、P (k) =1− (2k/n−1)
2qは0・07≦q≦0.10の定数) の式を用いて、デジタル補間演算を行って算出するデジ
タル演算手段(34)と、陰極線管(26)の電子ビー
ムのランデインク位置補正手段(28)とを有し、記憶
手段(33)に記憶されている陰極線管(26)の表示
面上の複数の点における各電子ビームのランデインク位
置補正量及びデジタル演算手段(34)によって算出さ
れたに個のランデインク位置補正量に基づいて、陰極線
管(26)の表示面上の電子ビームのランデインク位置
補正を行うようにしたものである。
かかる本発明によれば、記憶手段(33)に記憶されて
いる陰極線管(26)の表示面上の複数の点における各
電子ビームのランデインク位置補正量及びデジタル演算
手段(34)によって算出されたに個のランデインク位
置補正量に基づいて、陰極線管(26)の表示面上の電
子ビームのランデインク位置補正を行うものである。
いる陰極線管(26)の表示面上の複数の点における各
電子ビームのランデインク位置補正量及びデジタル演算
手段(34)によって算出されたに個のランデインク位
置補正量に基づいて、陰極線管(26)の表示面上の電
子ビームのランデインク位置補正を行うものである。
以下に、本発明を、上述した第2図の従来のコンバーセ
ンス補正装置に通用した実施例を詳細に説明する。ここ
では、この実施例のコンバーセンス補正装置のデジタル
演算手段を、第2図の従来のコンバーセンス補正装置の
垂直補間回路に適用した場合で、その他の構成は、上述
した従来例と同様である。
ンス補正装置に通用した実施例を詳細に説明する。ここ
では、この実施例のコンバーセンス補正装置のデジタル
演算手段を、第2図の従来のコンバーセンス補正装置の
垂直補間回路に適用した場合で、その他の構成は、上述
した従来例と同様である。
第2図の陰極線管(26)の表示面の第4図に示す如く
等間隔に分割された複数の点における各電子ビームのラ
ンデインク位置補正量を記憶する記憶手段(33)から
読み出された連続する4つの点における各電子ビームの
ランデインク位置補正量(例えば、並列8ビツトのデジ
タル補正量)を夫々A、B、CSDとし、これをこの順
に、入力端子(1)に供給する。又、これらデジタル補
正量A、B、C,Dのサンプリングクロック信号CKを
、入力端子(2)に供給する。
等間隔に分割された複数の点における各電子ビームのラ
ンデインク位置補正量を記憶する記憶手段(33)から
読み出された連続する4つの点における各電子ビームの
ランデインク位置補正量(例えば、並列8ビツトのデジ
タル補正量)を夫々A、B、CSDとし、これをこの順
に、入力端子(1)に供給する。又、これらデジタル補
正量A、B、C,Dのサンプリングクロック信号CKを
、入力端子(2)に供給する。
そして、この連続する4つの点のうちの中央の2点の間
をに等分した各点のランデインク位置デジタル補正量H
+ % H2、・・・、Hk、 ・・Hn−+を、 Hk=B+q ((B−A) −(D−C)JP (
k)+(C−B)k/n (但し、P (k) =1− (2k/n−1) 2
qは0・07≦q≦0.10(D定数)の式を用いて、
デジタル補間演算を行う。ここでは、このkを、入力端
子(3)に供給する。
をに等分した各点のランデインク位置デジタル補正量H
+ % H2、・・・、Hk、 ・・Hn−+を、 Hk=B+q ((B−A) −(D−C)JP (
k)+(C−B)k/n (但し、P (k) =1− (2k/n−1) 2
qは0・07≦q≦0.10(D定数)の式を用いて、
デジタル補間演算を行う。ここでは、このkを、入力端
子(3)に供給する。
入力端子(1)からのデジタル補正量A、BSC。
Dは、ラッチ回路(4)及びデジタル減算回路(7)に
順次に供給される。ラッチ回路(4)の出力が、減算回
路(7)及びランチ回路(9)に供給される。
順次に供給される。ラッチ回路(4)の出力が、減算回
路(7)及びランチ回路(9)に供給される。
ラッチ回路(9)の出力が、デジタル加算回路(14)
に供給される。又、入力端子(2)からのクロンク信号
が、ランチ回路(4) 、(8) 、(9)及び(1o
)に夫々供給される。又、減算回路(7)の出力は、ラ
ッチ回路(8)及びデジタル減算回路(12)に供給さ
れる。ランチ回路(8)の出力はラッチ回路(1o)及
びデジタル掛算回路(11)に供給される。
に供給される。又、入力端子(2)からのクロンク信号
が、ランチ回路(4) 、(8) 、(9)及び(1o
)に夫々供給される。又、減算回路(7)の出力は、ラ
ッチ回路(8)及びデジタル減算回路(12)に供給さ
れる。ランチ回路(8)の出力はラッチ回路(1o)及
びデジタル掛算回路(11)に供給される。
入力端子(3)からの信号kが、入力信号kをnで割る
デジタル割算回路(5)及び入力信号kを、qP (k
) =q (1−(2k/n−1) 2k変換するデー
タ変換回路(6)に供給される。割算回路(5)の出力
が、掛算回路(11)に供給されて、ラッチ回路(8)
の出力と掛算され、その出力が加算回路(14)に供給
される。ラッチ回路(1o)の出力が減算回路(12)
に供給されて、ランチ回路(1o)の出力から減算回路
(7)の出力が減算される。
デジタル割算回路(5)及び入力信号kを、qP (k
) =q (1−(2k/n−1) 2k変換するデー
タ変換回路(6)に供給される。割算回路(5)の出力
が、掛算回路(11)に供給されて、ラッチ回路(8)
の出力と掛算され、その出力が加算回路(14)に供給
される。ラッチ回路(1o)の出力が減算回路(12)
に供給されて、ランチ回路(1o)の出力から減算回路
(7)の出力が減算される。
減算回路(12)の出力及びデータ変換回路(6)の出
力が、デジタル掛算回路(13)に供給されて掛算され
、その出力が加算回路(14)に供給される。そして、
加算回路(14)の出力端子(15)から、補間された
ランデインク位置デジタル補正量Hkが出力される。
力が、デジタル掛算回路(13)に供給されて掛算され
、その出力が加算回路(14)に供給される。そして、
加算回路(14)の出力端子(15)から、補間された
ランデインク位置デジタル補正量Hkが出力される。
そして、記憶手段(33)に記憶されている陰極線管(
26)の表示面の複数の点における各電子ビームのラン
デインク位置補正量及びデジタル演算手段(34)によ
って算出されたに個のランデインク位置補正量に基づい
て、ランデインク位置補正手段(28)を制御して、陰
極線管(26)の表示面上の電子ビームのランデインク
位置補正が行われる。
26)の表示面の複数の点における各電子ビームのラン
デインク位置補正量及びデジタル演算手段(34)によ
って算出されたに個のランデインク位置補正量に基づい
て、ランデインク位置補正手段(28)を制御して、陰
極線管(26)の表示面上の電子ビームのランデインク
位置補正が行われる。
次に、この実施例のデジタル演算手段の動作を説明する
。ラッチ回路(4) 、(8) 、(9)及び(10)
は、夫々1クロツタ周期を遅延量とする遅延回路として
動作する。従って、入力端子(1)に補正量A、B、C
,Dが入力したときは、ラッチ回路(4)の出力側には
、補正量り、A、BSCが出力される。従って、このと
きは、ラッチ回路(4)から、補正量り、A、B、Cが
出力されると共に、減算回路(7)から、減算出力D−
C,C−B、B−A、A−Dが出力される。これら減算
出力がラッチ回路(8)に供給されことにより、夫々出
力C−B、B−A、A−D、D−Cが得られる。又、こ
れら出力がラッチ回路(10)に供給されることにより
、夫々出力B−A、A−D、D−C,C−Bが出力され
る。
。ラッチ回路(4) 、(8) 、(9)及び(10)
は、夫々1クロツタ周期を遅延量とする遅延回路として
動作する。従って、入力端子(1)に補正量A、B、C
,Dが入力したときは、ラッチ回路(4)の出力側には
、補正量り、A、BSCが出力される。従って、このと
きは、ラッチ回路(4)から、補正量り、A、B、Cが
出力されると共に、減算回路(7)から、減算出力D−
C,C−B、B−A、A−Dが出力される。これら減算
出力がラッチ回路(8)に供給されことにより、夫々出
力C−B、B−A、A−D、D−Cが得られる。又、こ
れら出力がラッチ回路(10)に供給されることにより
、夫々出力B−A、A−D、D−C,C−Bが出力され
る。
従って、入力端子(1)に補正量りが入力した時点にお
いて、ランチ回路(4)から補正量Cが出力され、減算
回路(7)から減算出力D−Cが出力され、ラッチ回路
(8)から出力C−Bが得られ、ラッチ回路(10)か
ら出力B−Aが得られ、ラッチ回路(9)から出力Bが
得られる。しかして、掛算回路(11)から、掛算出力
(C−B)k/nが得られる。そして、減算回路(12
)から減算出力(B−A)−(D−C)が得られ、デー
タ変換回路(6)から被変換出力 qP (k)=q (1−(2k/n−1) 2)が得
られ、従って、掛算回路(13)から、掛算出力q
((B=A)−(D−C)}P (k)が出力される。
いて、ランチ回路(4)から補正量Cが出力され、減算
回路(7)から減算出力D−Cが出力され、ラッチ回路
(8)から出力C−Bが得られ、ラッチ回路(10)か
ら出力B−Aが得られ、ラッチ回路(9)から出力Bが
得られる。しかして、掛算回路(11)から、掛算出力
(C−B)k/nが得られる。そして、減算回路(12
)から減算出力(B−A)−(D−C)が得られ、デー
タ変換回路(6)から被変換出力 qP (k)=q (1−(2k/n−1) 2)が得
られ、従って、掛算回路(13)から、掛算出力q
((B=A)−(D−C)}P (k)が出力される。
そして、加算回路(14)において、補正量B、掛算出
力(C−B)k/n及び掛算出力q((B−A)−(D
−C)) P (k)が加算されて、被補間補正値Hk
=B+q((B−A)−(D−C))・P (k)+
(C−B)k/nが出力される。
力(C−B)k/n及び掛算出力q((B−A)−(D
−C)) P (k)が加算されて、被補間補正値Hk
=B+q((B−A)−(D−C))・P (k)+
(C−B)k/nが出力される。
かくして、かかる演算がn−1回行われることにより、
出力端子(15)には、4つの点における各電子ビーム
のランデインク位置補正量A、B、C1Dから、中央の
2点の間をに等分した各点のランデインク位置デジタル
補正量H11H2、・・Hk、・・・、)in−+を求
めることができる。そして、かかる演算を、記憶手段(
33)に記憶されている、陰極線管(26)の表示面の
等間隔に分割された点の各間隙を夫々等間隔にn−1分
割する各点の被補間補正量で埋めるように、所望回数繰
り返すようにする。
出力端子(15)には、4つの点における各電子ビーム
のランデインク位置補正量A、B、C1Dから、中央の
2点の間をに等分した各点のランデインク位置デジタル
補正量H11H2、・・Hk、・・・、)in−+を求
めることができる。そして、かかる演算を、記憶手段(
33)に記憶されている、陰極線管(26)の表示面の
等間隔に分割された点の各間隙を夫々等間隔にn−1分
割する各点の被補間補正量で埋めるように、所望回数繰
り返すようにする。
上述の実施例においては、本発明を、陰極線管のコンバ
ーセンス補正装置に適用した場合について述べたが、白
黒又はカラー陰極線管の、夫々ピン歪補正装置、フォー
カシング装置の均−性補正装置等にも連用することがで
きる。
ーセンス補正装置に適用した場合について述べたが、白
黒又はカラー陰極線管の、夫々ピン歪補正装置、フォー
カシング装置の均−性補正装置等にも連用することがで
きる。
上述せる本発明によれば、陰極線管の表示面の全面に亘
って、電子ビームのランデインク位置を高精度にしかも
迅速に補正することのできる陰極線管の電子ビームのラ
ンデインク位置補正装置を得ることができる。
って、電子ビームのランデインク位置を高精度にしかも
迅速に補正することのできる陰極線管の電子ビームのラ
ンデインク位置補正装置を得ることができる。
第1図は本発明の実施例のデジタル演算手段の一例を示
すブロック線図、第2図は従来のコンバーセンス補正装
置を示すブロック線図、第3図、第4図及び第5図はそ
の説明図、第6図は従来装置の一部を示すブロック線図
、第7図は従来装置の説明にイ共するタイミングチャー
トである。 (26)は陰極線管、(33)は記憶手段、(34)は
垂直補間回路、(28)は電子ビームのランシング位置
補正手段である。 同 松 隈 秀 盛 qコ リ r) に)
すブロック線図、第2図は従来のコンバーセンス補正装
置を示すブロック線図、第3図、第4図及び第5図はそ
の説明図、第6図は従来装置の一部を示すブロック線図
、第7図は従来装置の説明にイ共するタイミングチャー
トである。 (26)は陰極線管、(33)は記憶手段、(34)は
垂直補間回路、(28)は電子ビームのランシング位置
補正手段である。 同 松 隈 秀 盛 qコ リ r) に)
Claims (1)
- 【特許請求の範囲】 陰極線管の表示面上の等間隔に分割された複数の点にお
ける各電子ビームのランデインク位置補正量を記憶する
記憶手段と、 該記憶手段から読み出された連続する4つの点における
各電子ビームのランデインク位置補正量A、B、C、D
から、中央の2点の間をk等分した各点のランデインク
位置デジタル補正量H_1、H_2、…、Hk、…、H
n_−_1を、 Hk=B+q{(B−A)−(D−C)}P(k)+(
C−B)k/n {但し、P(k)=1−(2k/n−1)^2、qは0
・07≦q≦0.10の定数} の式を用いて、デジタル補間演算を行って算出するデジ
タル演算手段と、 上記陰極線管の電子ビームのランデインク位置補正手段
とを有し、 上記記憶手段に記憶されている上記陰極線管の表示面上
の複数の点における各電子ビームのランデインク位置補
正量及び上記デジタル演算手段によって算出されたに個
のランデインク位置補正量に基づいて、上記陰極線管の
表示面上の電子ビームのランデインク位置補正を行うよ
うにしたことを特徴とする陰極線管の電子ビームのラン
デインク位置補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30366288A JPH02149188A (ja) | 1988-11-30 | 1988-11-30 | 陰極線管の電子ビームのランディング位置補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30366288A JPH02149188A (ja) | 1988-11-30 | 1988-11-30 | 陰極線管の電子ビームのランディング位置補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02149188A true JPH02149188A (ja) | 1990-06-07 |
Family
ID=17923716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30366288A Pending JPH02149188A (ja) | 1988-11-30 | 1988-11-30 | 陰極線管の電子ビームのランディング位置補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02149188A (ja) |
-
1988
- 1988-11-30 JP JP30366288A patent/JPH02149188A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973746A (en) | Image data conversion processing device and information processing device having the same | |
| US5398083A (en) | Convergence correction apparatus for use in a color display | |
| US5818416A (en) | Image size adjusting apparatus for a digital display monitor | |
| WO2000045367A1 (en) | Image display | |
| KR0182930B1 (ko) | 디스플레이 장치의 주사 방식 변환 장치 및 변환방법 | |
| JP2622951B2 (ja) | 垂直ビームランディング位置誤差補正装置 | |
| JP2589465B2 (ja) | 順次走査ビデオ表示装置 | |
| US6917383B2 (en) | Image sensing device | |
| JPH04216275A (ja) | ラスタひずみ補正回路 | |
| US6437522B1 (en) | Method for controlling digital dynamic convergence and system thereof | |
| JPH02149188A (ja) | 陰極線管の電子ビームのランディング位置補正装置 | |
| JPH09212131A (ja) | 画像処理装置 | |
| JPH05207365A (ja) | テレビジョン画像をリアルタイムに表示する装置 | |
| JPS58101586A (ja) | コンバ−ゼンス補正回路 | |
| JPS631792B2 (ja) | ||
| JP2552741B2 (ja) | レジストレーション補正回路 | |
| WO1991003130A1 (en) | Convergence control system | |
| KR19990078397A (ko) | 평면표시장치 | |
| JPH0381346B2 (ja) | ||
| JPH0126234B2 (ja) | ||
| JPH1146309A (ja) | Crtフォーカスの補正方法、crtフォーカス補正回路及びディスプレイ装置 | |
| JP2670200B2 (ja) | 画像データ再生装置における間引回路 | |
| KR0139194B1 (ko) | 디지탈컨버젼스된신호의시분할출력방법및그장치 | |
| WO2000024194A1 (en) | Image processing device and image processing method | |
| JP3453199B2 (ja) | マトリクス型平面ディスプレイ装置 |