JPH02155231A - Manufacture of wafer - Google Patents

Manufacture of wafer

Info

Publication number
JPH02155231A
JPH02155231A JP30893588A JP30893588A JPH02155231A JP H02155231 A JPH02155231 A JP H02155231A JP 30893588 A JP30893588 A JP 30893588A JP 30893588 A JP30893588 A JP 30893588A JP H02155231 A JPH02155231 A JP H02155231A
Authority
JP
Japan
Prior art keywords
ingot
slicing
wafer
wafers
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30893588A
Other languages
Japanese (ja)
Inventor
Matsuo Takaoka
高岡 松雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30893588A priority Critical patent/JPH02155231A/en
Publication of JPH02155231A publication Critical patent/JPH02155231A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To reduce the production time and cost by forming periodic irregularities to the outer circumference of an ingot, slicing the ingot in recessed sections and dividing the ingot into wafers. CONSTITUTION:Protruding sections 2 are shaped so as to execute the beveling working of wafers by using a specified jig (a grinding stone). It is favorable that the surfaces 3 of the adjacent sections of the protruding sections 2 are part of the surface of a column centering around the axis of an ingot 1-that is, the surfaces 3 are made approximately parallel with the axis of the ingot. It is because the deviation and warpage of the blade (the grinding stone) at the time of slicing are avoided. The ingot 1, the outer circumference of which is ground, is sliced by a known cutter into wafers 5. When the positions S of cutting are determined on the slicing, the protruding bodies 2 are used as alignment marks. Accordingly, the positional errors of slicing are inhibited at a small value, thus equalizing the thickness of the wafers 5 after slicing in the whole wafers.

Description

【発明の詳細な説明】 〔概 要〕 ウェーハの製造方法、より詳しくは、半導体インゴット
などを研削、スライシングしてウェーハにする加工工程
の改善に関し、 ウェーハ製造工程での工程数を減らして、製造時間およ
びコストを低減しかつスライシングでのウェーハ厚さを
より均一にすることを目的とし、インゴットのスライシ
ング工程前の該インゴットの外周研削工程において、該
インゴットの外周に周期的な凹凸を形成し、該凹部にお
いて該インゴットをスライシングしてウェーハに分割す
るように構成する。
[Detailed Description of the Invention] [Summary] The present invention relates to a wafer manufacturing method, more specifically, to an improvement in the processing process of grinding and slicing semiconductor ingots into wafers by reducing the number of steps in the wafer manufacturing process. For the purpose of reducing time and cost and making the wafer thickness more uniform during slicing, periodic irregularities are formed on the outer periphery of the ingot in the outer periphery grinding process of the ingot before the ingot slicing process, The ingot is configured to be sliced into wafers in the recess.

〔産業上の利用分野〕[Industrial application field]

本発明は、ウェーハの製造方法、より詳しくは、半導体
インゴットなどを研削、スライシングしてウェーハにす
る加工工程の改善に関するものである。
The present invention relates to a method for manufacturing a wafer, and more particularly, to an improvement in the process of grinding and slicing a semiconductor ingot into a wafer.

〔従来の技術〕[Conventional technology]

シリコン、GaAs、 InPなどの半導体材料は、そ
のインゴットからIC,LSIなどの半導体装置を製造
する工程で、ウェーハ状態とされる。従来のウェーハ製
造工程は、通常、下記(ア)〜(キ)工程から構成され
ている。
Semiconductor materials such as silicon, GaAs, and InP are made into wafers in the process of manufacturing semiconductor devices such as ICs and LSIs from their ingots. A conventional wafer manufacturing process usually consists of the following steps (a) to (g).

(ア) 結晶インゴットの製造; (イ)  インゴットの外周研削; (つ) インゴットのスライシング; (I)  ウェーハの面取り(外周研削):(1)  
ウェーハのラッピング; (力) ウェーハのエツチング;および(キ) ウェー
ハのポリッシング。
(A) Production of crystal ingot; (B) Grinding of the outer periphery of the ingot; (1) Slicing of the ingot; (I) Chamfering of the wafer (grinding of the outer periphery): (1)
wafer lapping; (force) wafer etching; and (g) wafer polishing.

上述の面取り工程を施こすことによって、ウェーハエッ
ヂの欠は防、止、エピタキシャル成長でのエビクラウン
の発生防止、スピコートによるレジスト層周辺盛り上が
り防止などが図れる。
By performing the above-mentioned chamfering process, it is possible to prevent or prevent chipping of the wafer edge, to prevent the occurrence of shrimp crowns during epitaxial growth, and to prevent swelling around the resist layer due to spin coating.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来工程では、外周研削工程がインゴットのときおよび
ウェーハのときの2回行なわれている。
In the conventional process, the outer periphery grinding process is performed twice, once for ingots and once for wafers.

本発明の目的は、ウェーハ製造工程での工程数を減らし
て、製造時間およびコストを低減しかつスライシングで
のウェーハ厚さをより均一にすることである。
It is an object of the present invention to reduce the number of steps in the wafer manufacturing process to reduce manufacturing time and cost and to provide more uniform wafer thickness during slicing.

〔課題を解決するための手段〕[Means to solve the problem]

上述の目的が、インゴットのスライシング工程前の該イ
ンゴットの外周研削工程において、該インゴットの外周
に周期的な凹凸を形成し、該凹部において該インゴット
をスライシングしてウェーハに分割することを特徴とす
るウェーハの製造方法によって達成される。
The above-mentioned object is characterized in that in the step of grinding the outer periphery of the ingot before the step of slicing the ingot, periodic irregularities are formed on the outer periphery of the ingot, and the ingot is sliced in the recesses and divided into wafers. This is achieved by a wafer manufacturing method.

〔作 用〕[For production]

本発明では、インゴットの外周研削のときにウェーハの
面取りをも行なうわけであり、この面取りでの凸部(突
起体)がスライシング時の位置検出マークとして利用で
きるのでスライシング工程での切断精度(すなわち、ウ
ェーハ厚さ精度)を向上させることができる。
In the present invention, the wafer is chamfered when the outer periphery of the ingot is ground, and the convex parts (protrusions) from this chamfering can be used as position detection marks during slicing, which improves the cutting accuracy (i.e. , wafer thickness accuracy).

〔実施例〕〔Example〕

以下、図面を参照して、本発明に係るウニ/\製造方法
と従来方法とを比較しながら本発明の実施例を詳しく説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described in detail below with reference to the drawings, while comparing the sea urchin production method according to the present invention with a conventional method.

下記工程にしたがってウェーハを製造する。Wafers are manufactured according to the following steps.

(ア) 結晶インゴットの製造(第8図参照)。(a) Production of crystal ingot (see Figure 8).

S i、 GaAs、 InPなどの半導体あるいは石
英ガラスのインゴット1をCZ法などの公知の方法にて
作る。インゴット1はその円柱状表面が縦断面で波のよ
うな凹凸となっている。そして、インゴットの両端を切
断する。
An ingot 1 of a semiconductor such as Si, GaAs, InP or quartz glass is made by a known method such as the CZ method. The cylindrical surface of the ingot 1 has wave-like irregularities in the longitudinal section. Then, both ends of the ingot are cut.

(イ)  インゴットの外周研削(第1A図、第1B図
および第2A図、第2B図参照)。
(b) Grinding the outer periphery of the ingot (see Figures 1A, 1B, 2A, and 2B).

本発明では、第1A図、第1B図に示すように、インゴ
ット1の外周研削を行なうときに、所定の治具(砥石)
を用いてウェーハの面取り加工を行なうように凸部(突
起体)2を形成する。第1B図に示すように、突起体2
の隣接部分はその表面3がインゴット1の中心軸を中心
とした円柱表面の一部であるのが好ましく、要するに、
表面3はインゴット中心軸に対してほぼ平行である。こ
れはスライシング時の刃(砥石)が偏位したり、反った
りするのを避けるためである。
In the present invention, as shown in FIGS. 1A and 1B, when grinding the outer periphery of the ingot 1, a predetermined jig (grinding wheel) is used.
A convex portion (protrusion) 2 is formed so that the wafer is chamfered using a wafer. As shown in FIG. 1B, the projection 2
It is preferable that the surface 3 of the adjacent portion is part of a cylindrical surface centered on the central axis of the ingot 1, in short,
Surface 3 is approximately parallel to the central axis of the ingot. This is to avoid deviation or warping of the blade (grindstone) during slicing.

従来では、第2A図、第2B図に示すように、インゴッ
ト1を円筒状に外周研削して、インゴット外周表面4は
インゴット中心軸に対してほぼ平行であって、平坦であ
る。
Conventionally, as shown in FIGS. 2A and 2B, the outer periphery of the ingot 1 is ground into a cylindrical shape, so that the outer periphery surface 4 of the ingot is substantially parallel to the central axis of the ingot and is flat.

(つ) インゴットのスライシング(第3A図、第3B
図および第4A図および第4B図参照)。
(1) Ingot slicing (Fig. 3A, 3B)
4A and 4B).

本発明では、第3A図、第3B図に示すように、外周研
削したインゴット1を公知の切断機(例えば、内周形砥
石を用いたスライシング機)にてスライシングしてウェ
ーハ5にする。このスライシング時に第1B図でのスラ
イシング(切断)位置Sを決める際に、突起体2を位置
決めマークとして用いる。このためにスライシング位置
誤差を小さく抑えて、スライス後のウェーハ5の厚さを
全枚数にわたって均一にすることができる。得られたウ
ェーハ5の外周端部には、第3B図に示すように、突起
体2があって、これが各ウェーハの面取りされた端面と
なっている。
In the present invention, as shown in FIGS. 3A and 3B, an ingot 1 whose outer periphery has been ground is sliced into wafers 5 using a known cutting machine (for example, a slicing machine using an internal grindstone). During this slicing, when determining the slicing (cutting) position S in FIG. 1B, the protrusion 2 is used as a positioning mark. Therefore, the slicing position error can be suppressed to a small value, and the thickness of the wafers 5 after slicing can be made uniform over all the wafers. As shown in FIG. 3B, there is a protrusion 2 on the outer peripheral edge of the obtained wafer 5, which forms the chamfered end face of each wafer.

従来では、第4A図、第4B図に示すように、インゴッ
ト1がスライシングされて、ウェーノX6が得られ、各
ウェーハの端面ば第4B図に示すようにスライシング面
に対してほぼ垂直である。この場合に、スライシング時
の位置決めマークがないために、スライシング位置誤差
が大きくなり、スライス後のウェーハ厚さが全枚数から
見てむらがある。このために、ウェーハ厚さを所定値の
ものとするのに後工程での取り代を多くしてウェーハ表
面加工をしなければならない。このことは加工時間およ
び取り代での材料の無駄を招いている。
Conventionally, as shown in FIGS. 4A and 4B, an ingot 1 is sliced to obtain a wafer X6, and the end face of each wafer is approximately perpendicular to the slicing plane as shown in FIG. 4B. In this case, since there is no positioning mark during slicing, the slicing position error becomes large, and the thickness of the wafer after slicing is uneven when viewed from the total number of wafers. For this reason, in order to make the wafer thickness a predetermined value, it is necessary to process the wafer surface by increasing the machining allowance in a subsequent process. This results in wasted material in machining time and machining allowances.

(1) ウェーハの面取り(第5A図、第5B図参照) 本発明では、ウェーハ面取り(研削)は不要となってお
り、従来例では、第5B図に示すように、適切な研削機
にてウェーハ6に面取り7を施こす。
(1) Wafer chamfering (see Figures 5A and 5B) In the present invention, wafer chamfering (grinding) is not necessary, and in the conventional example, as shown in Figure 5B, wafer chamfering (grinding) A chamfer 7 is applied to the wafer 6.

(オ) ウェーハのラッピング(第6A図、第6B図参
照) ウェーハ表面のスライシングによる凹凸をなくすように
滑らかにするためにラッピングを行ない、本発明では、
ウェーハ5端面での突起体2に隣辺する円柱状表面の一
部(インゴット中心軸に概略平面な面)も同時に削られ
て、第6B図に示すように、端面全体の面取り8がなさ
れる。
(e) Wafer lapping (see Figures 6A and 6B) Lapping is performed to smooth the wafer surface to eliminate unevenness caused by slicing, and in the present invention,
A part of the cylindrical surface adjacent to the protrusion 2 on the end face of the wafer 5 (a surface approximately flat with the ingot central axis) is also shaved at the same time, and the entire end face is chamfered 8 as shown in FIG. 6B. .

従来では、ラッピングによってウェーハ5表面凹凸が同
様に滑らかにされ、かつ面取り部分は、第6B図に示す
ような、本発明の場合と同じになる。
Conventionally, the unevenness on the surface of the wafer 5 is similarly smoothed by lapping, and the chamfered portion is the same as in the present invention, as shown in FIG. 6B.

(力) ウェーハのエツチングおよびポリッシング(第
7図参照)。
(Force) Wafer etching and polishing (see Figure 7).

本発明および従来でも、同様にウェーハ4.5のエツチ
ングによってラッピングによるダメージ層を除去し、ポ
リッシングによってウェーハ表面をミラー(鏡面)9に
仕上げて、ウェーハを製造することができる。
In the present invention and in the prior art, wafers can be manufactured by etching the wafer 4.5 to remove the layer damaged by lapping, and polishing the wafer surface to a mirror surface 9.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、インゴットの外
周研削工程で従来の外周研削と面取り研削の2工程を同
時に行なうことができ、ウェーハ製造時の工程数削減と
なる。さらに、本発明での外周研削時に形成する凸部(
突起体)がスライシング時の位置決めマークとして利用
できるので、多数枚のスライシングにおいてもウェーハ
間の厚さのバラツキを小さくすることができる。これら
のことから本発明ではつ゛エーハ製造での時間およびコ
ストの削減が図れる。
As described above, according to the present invention, the conventional two steps of outer circumferential grinding and chamfer grinding can be performed simultaneously in the ingot outer circumferential grinding process, thereby reducing the number of steps during wafer manufacturing. Furthermore, the convex portion (
Since the protrusions) can be used as positioning marks during slicing, variations in thickness between wafers can be reduced even when slicing a large number of wafers. For these reasons, the present invention can reduce the time and cost in manufacturing wafers.

【図面の簡単な説明】[Brief explanation of the drawing]

第1A図は本発明に係るウェーハ製造でのインゴット外
周研削工程でのインゴットの概略断面図であり、 第1B図は第1図にあけるインゴットの表面部分の拡大
断面図であり、 第2A図は従来のインゴット外周研削工程でのインゴッ
トの概略断面図であり、 第2B図は第2A図におけるインゴットの表面部分の拡
大断面図であり、 第3A図は本発明でのスライシングしたウェーハの概略
断面図であり、 第3B図は第3A図におけるウェーハの端部の拡大断面
図であり、 第4A図は従来のスライシングしたウェーハの概略断面
図であり、 第4B図は第4A図におけるウェーハの端部の拡大断面
図であり、 第5A図は従来の面取り研削したウェーハの概略断面図
であり、 第5B図は第5A図におけるウェーハの端部の拡大断面
図であり、 第6A図は本発明および従来でのラッピングしたウェー
ハの概略断面図であり、 第6B図は第6A図におけるウェーハの端部の拡大断面
図であり、 第7図は本発明および従来でのエツチングとポリッシン
グしたウェーハの概略断面図であり、第8図は結晶イン
ゴットの概略断面図である。 ■・・・インゴット、  2・・・凸部(突起体)、5
.6・・・ウェーハ   7・訃・・面取り。
FIG. 1A is a schematic cross-sectional view of an ingot in the ingot outer circumferential grinding process in wafer manufacturing according to the present invention, FIG. 1B is an enlarged cross-sectional view of the surface portion of the ingot in FIG. 1, and FIG. 2A is a FIG. 2B is an enlarged sectional view of the surface portion of the ingot in FIG. 2A, and FIG. 3A is a schematic sectional view of a sliced wafer according to the present invention. 3B is an enlarged sectional view of the edge of the wafer in FIG. 3A, FIG. 4A is a schematic sectional view of a conventionally sliced wafer, and FIG. 4B is an enlarged sectional view of the edge of the wafer in FIG. 4A. FIG. 5A is a schematic cross-sectional view of a conventional chamfer-ground wafer, FIG. 5B is an enlarged cross-sectional view of the edge of the wafer in FIG. 5A, and FIG. FIG. 6B is an enlarged cross-sectional view of the edge of the wafer in FIG. 6A; FIG. 7 is a schematic cross-section of a wafer etched and polished according to the present invention and conventionally; FIG. FIG. 8 is a schematic cross-sectional view of a crystal ingot. ■...Ingot, 2...Convex part (protrusion), 5
.. 6... Wafer 7. End... Chamfering.

Claims (1)

【特許請求の範囲】 1、インゴットのスライシング工程前の該インゴットの
外周研削工程において、 該インゴットの外周に周期的な凹凸を形成し、該凹部に
おいて該インゴットをスライシングしてウェーハに分割
することを特徴とするウェーハの製造方法。
[Claims] 1. In the step of grinding the outer periphery of the ingot before the step of slicing the ingot, periodic irregularities are formed on the outer periphery of the ingot, and the ingot is sliced at the recesses to be divided into wafers. Characteristic wafer manufacturing method.
JP30893588A 1988-12-08 1988-12-08 Manufacture of wafer Pending JPH02155231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30893588A JPH02155231A (en) 1988-12-08 1988-12-08 Manufacture of wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30893588A JPH02155231A (en) 1988-12-08 1988-12-08 Manufacture of wafer

Publications (1)

Publication Number Publication Date
JPH02155231A true JPH02155231A (en) 1990-06-14

Family

ID=17987041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30893588A Pending JPH02155231A (en) 1988-12-08 1988-12-08 Manufacture of wafer

Country Status (1)

Country Link
JP (1) JPH02155231A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112451A (en) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Method for manufacturing SOI substrate
US6731012B1 (en) 1999-12-23 2004-05-04 International Business Machines Corporation Non-planar surface for semiconductor chips
WO2008074464A1 (en) * 2006-12-18 2008-06-26 Jacobs University Bremen Gmbh Edge chamfering wafers
DE102008037051A1 (en) * 2008-08-09 2010-02-11 Jacobs University Bremen Ggmbh Wafer separating method for solar panel, involves guiding separation tool i.e. saw, in profile parallel to normal direction by guiding device, and separating wafer from square-shaped ingot in normal direction

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112451A (en) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Method for manufacturing SOI substrate
EP0590899A3 (en) * 1992-09-29 1994-07-27 Shinetsu Handotai Kk Method for production of soi substrate
US6731012B1 (en) 1999-12-23 2004-05-04 International Business Machines Corporation Non-planar surface for semiconductor chips
WO2008074464A1 (en) * 2006-12-18 2008-06-26 Jacobs University Bremen Gmbh Edge chamfering wafers
DE102008037051A1 (en) * 2008-08-09 2010-02-11 Jacobs University Bremen Ggmbh Wafer separating method for solar panel, involves guiding separation tool i.e. saw, in profile parallel to normal direction by guiding device, and separating wafer from square-shaped ingot in normal direction

Similar Documents

Publication Publication Date Title
TWI462170B (en) Silicon wafer wiping device and silicon wafer manufacturing method and by etching silicon wafer
EP0393951B1 (en) Semiconductor silicon wafer and manufacturing method thereof
EP2033739B1 (en) Wafer production method
KR970009861B1 (en) Method of manufacturing a semiconductor wafer
EP0396326B1 (en) Method of processing substrate for semiconductor device
US4756796A (en) Method of producing wafer
JP3328193B2 (en) Method for manufacturing semiconductor wafer
US20020115294A1 (en) Epitaxial semiconductor wafer manufacturing method
JPH02155231A (en) Manufacture of wafer
JP4224871B2 (en) Manufacturing method of semiconductor substrate
JP2015153999A (en) Manufacturing method of semiconductor wafer
JPH07232319A (en) Method for slicing ingot
CN110383427A (en) Wafer manufacturing method
JP4449088B2 (en) Semiconductor wafer and manufacturing method thereof
JP2008177287A (en) Compound semiconductor wafer
JP3444183B2 (en) Method of manufacturing semiconductor wafer and semiconductor wafer manufactured by this method
JPH071793Y2 (en) Chamfer structure of semiconductor wafer
JPS61114813A (en) Cutting method
JPH07193029A (en) Manufacture of wafer
JPH08274050A (en) Manufacture of semiconductor wafer
JP2000349048A (en) Manufacture of quartz crystal piece
JPH04113619A (en) Wafer and its manufacture
JPS59188921A (en) Manufacture of dielectric isolation substrate
JP4011300B2 (en) Semiconductor wafer and manufacturing method thereof
JPH0661681B2 (en) Mirror surface wafer manufacturing method