JPH0215660A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0215660A
JPH0215660A JP63165551A JP16555188A JPH0215660A JP H0215660 A JPH0215660 A JP H0215660A JP 63165551 A JP63165551 A JP 63165551A JP 16555188 A JP16555188 A JP 16555188A JP H0215660 A JPH0215660 A JP H0215660A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
chip
semiconductor
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63165551A
Other languages
English (en)
Other versions
JPH0750759B2 (ja
Inventor
Keiji Yamamura
山村　圭司
▲頼▼　明照
Akiteru Rai
Takashi Nukui
貫井　孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63165551A priority Critical patent/JPH0750759B2/ja
Priority to EP19890111856 priority patent/EP0348972A3/en
Publication of JPH0215660A publication Critical patent/JPH0215660A/ja
Publication of JPH0750759B2 publication Critical patent/JPH0750759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体装置、特にそのパッケージングに関ず
ろ。
〈従来技術〉 近年、複数の半導体チップをシステムとして駆動するの
に有効な手段として、これらの半導体チップをｍ−のセ
ラミックパッケージ内に三次元実装する、いわゆる三次
元マルチチップ実装が多数提案されている。しかしなが
ら、これらの手法は高ｆ）ｌＩｉなセラミックパッケー
ジを用いろノこめ、パケーノコストが高くつくという問
題点があり広範な需゛皮を１１）ろための障害となって
いる。
この問題点を解決する手段として、安＋ｒ＋Ｉｉな樹脂
成形バケーノを利用した三次元マルチヂップバケージが
既に、特開昭５６−６２３５０号、特開昭５ｆｉ−（ｉ
２３５１号および特開昭５８−１　：３０５５：３号（
以下第一従来例という）で開示されている。
しかしながら、第一従来例においては、゛１′−導体ヂ
ツブはリードフレームのチップ取付部の両面に固定され
、半導体チップ間の電気的接続はリードフレームを介し
て行われろため、半導体チップ間の多端子接続を行うこ
とがで、きないという問題点がｉうつノこ。
そこで、上記問題点を解決ずろノこめに１．１１開昭６
１−２４８５４１号（以下、第二従来例という）におい
て、二種の半導体チップをフィルムギヤリアを介して主
面同士を一定の間隔を設けて対向接続する手法が提案さ
れている。
く　発明が解決しようとする問題点　〉しかし、第二従
来例では構造的には半導体チップ間の多端子接続が可能
であるが、フィルムキャリア方式を採用しているため、
電極の取り出しは半導体チップ上の素子のない周辺領域
に限定される。さらに、対向する半導体チップの主面間
には樹脂材料等を充填しない構造のため、樹脂成形時の
熟と樹脂充填圧力（通常５０〜１００　ｋｇ／　ａｍ’
）により半導体チップが変形を生じ、素子特性が損われ
るという問題点があった。
また、半導体チップの三次元構造に関してはこれらのほ
かに、例えば特公昭５８−４５８２２号（以下第三従来
例という）、特開昭５Ｌ−８８８６３号（以下第四従来
例という）等が提案されているが、第三従来例において
は、半導体チップ間は第二従来例と同様に空洞であり、
また第四従来例においては半導体チップ間の周辺部分の
みを樹脂により固着せしめている。このため、これらの
半導体チップを成形用樹脂によりパケージした場合には
、同様に半導体チップが変形を生じ、素子特性が劣化す
るという問題点かあった。
そごで、本発明は、複数の゛ト導体チップを多端子接続
でき、半導体チップの変形による素子特性の劣化なしに
樹脂成形パケージングができ、さらに小２（°（かつ多
機能な半導体装置を提供することを［１的とする。
く　問題点を解決するための手段　〉 本発明による問題点解決手段は、第１．２（Ｄの如く、
成形樹脂Ｉにより形成された単一のパッケージ２内に複
数側の半導体チップ３．４とリードフレーム、５とを有
し、第一の半導体チップ３の主面；３ａと第二半導体チ
ップ４の主面４ａとの間の全部上たは大部分に前記成形
樹脂１の樹脂成形熱と樹脂充填圧力に耐え得る変形防止
樹脂１３が充填された乙のである。
く作用〉 Ｌ記問題点解決手段において、第一の半導体チップ３の
主面３ａと第二の半導体チップ４の主面４ａとの界面に
、成形樹脂ｌの樹脂成形時の熱と樹脂充填圧力に耐え得
る変形防止樹脂１３を充填することにより、成形樹脂充
填時の熱や圧力等による半導体チップの変形に起因する
素子特性の劣化を防止することができるので、複数の半
導体チップを多端子接続でき、半導体チップの変形によ
る素子特性の劣化なしに樹脂成形パケージングができろ
。
〈実施例〉 以下、本発明の実施例を図面により説明する。
第１図は本発明半導体装置の断面図、第２図は同じくそ
の要部拡大断面図である。
図示の如く、本発明半導体装置は、成形樹脂１により形
成された単一のパッケージ２内に複数個の半導体チップ
３．４とリードフレーム５とを有し、該第−の半導体チ
ップ３の主面３ａと他の少なくとも一個の第二の半導体
チップ４の主面４ａとが対向して配置さている。
前記第−の半導体チップ３の主面３ａ上には、第２図に
示す如く、前記第二の半導体チップ４の電極端子４ｂと
電気的に接続される電極端子３ｂと、前記リードフレー
ム５の電極端子５ａＬニア［気的に接続される電極端子
３Ｃが形成され、その他の主面３ａ上には保護膜６が形
成されている。
一方、前記第二半導体チップ４の主面４ａ上１こは、前
記第一の半導体チップ３の７１ｉ極端子３ｂと電気的に
接続される電極端子４ｂが形成され、その他の主面４ａ
上には保護膜７が形成されている。
１］１ｆ記電極端子３ｂの表面には、前記第二半導体チ
ップ４の電極端子４ｂ上に形成されたハンダバンプ８と
の良好な電気的接続を得るため、例えばチタン・タング
ステン合金（８００人）／銅（２４００人）／ハンダ（
５μｍ）のような三層構造金属膜９か形成されている。
また前記電極端子４ｂの表面には、前記ハンダバンブ８
を形成するため、例えばチタン・タンゲスう−ン合金（
８００人）／銅（２４００人）のような二層構造金属膜
１０が形成され、その上にハンダパップ８が蒸着法、メ
ツキ法等により形成されている。
前記ハンダバンプ８の材料としては、前記成形樹脂１の
充填時の温度（１７０〜１９０℃）に耐え得るものを選
ぶ必要があり、本実施例ではスズ（Ｓｎ）／鉛（Ｐｂ）
−５／９５合金（徹点３００℃）を用いている。
そして、前記第一の半導体チップ３の電極端子３ｂおよ
び第二半導体チップ４の電極端子４ｂは、電極端子３ｂ
の上に電極端子４ｂを重ね合わせリフロー法により接続
されている。
前記リードフレーム５は、第１図の如（、前記電極端子
５ａと前記第一の半導体チップ３が取付けられる取付部
５ｂとから成り、該取付部５ｂに第一の半導体チップ３
がダンボンド剤１１を用いて固定されている。
また前記電極端子５ａおよび電極端子３Ｃは、アルミニ
ウム線、金線等のボンディングワイヤー１２により電気
的に接続されている。
前記第一の半導体チップ３の主面３ａと第二の半導体チ
ップ４の主面４ａとの界面に予め１肪記成形樹脂ｌ以外
の変形防止樹脂１３（液状熱硬化性樹脂）がデイスペン
サー等により充填され、その後加熱炉等により硬化され
ている。
該液状熱硬化性樹脂Ｉ３は、硬化面の特性として１へ導
体チップ間に流動性よく流れ込むことが必要であり、硬
化時の特性として硬化後し界面を完全に充填する必要性
から無溶剤型の硬化収縮用の小さいものを選定する必要
がある。また硬化後の特性として、ハンダバンプ８の接
続部の応力を最小にする必要性から、熱膨張率がハンダ
材料の熱膨張率にほぼ等しいしのが望ましく、かつ、そ
の後の樹脂成形工程の前記成形樹脂Ｉの樹脂注入圧力に
充分耐え得る機械的物性を有するムのを選定ずろ必要が
ある。このことは、成形樹脂注入時の応力による半導体
チップの変形に起因する損傷を防止する上で特に重要で
ある。
このような条件を満足する樹脂として本実施例では、充
填剤を混入したエポキシ樹脂（例えば、ＸＮＲ５００１
３１，長瀬ヂバ株式会社製、住所：大阪市西区新町１丁
目１番１７号）を採用している。
そして、上記半導体チップ３，４は金型を用いて前記成
形樹脂１によりパケージングされ、リードフレームは所
望の形状に切断、成形される。
したかつて、本発明半導体装置の製造時には、まず、第
一の半導体チップ３の電極端子３ｂの金属膜９と第二の
半導体チップ４の電極端子４ｂの金属膜ｌＯをハンダバ
ンプ８を介して電気的に接続し、ハンダバンプ８に成形
樹脂ｌの充填時の温度に耐え得するようスズ（Ｓｎ）／
鉛（Ｐｂ）＝５／９５合金を用いる。
次に、第一の半導体チップ３の主面３ａと第二の半導体
チップ４の主面４ａとの界面に、予め成形樹脂！以外の
変形防止樹脂Ｉ３を充填する。なお、変形防止樹脂１３
の硬化後の特性としては、ハンダバンプ８の接続部の応
力を最小にするため熱膨張率がハンダ材料の熱膨張率に
ほぼ等しく、かつ、その後の樹脂成形工程の成形樹脂１
の注入圧力に充分耐え得る機械的物性を有するものを選
定する。
上記の如く、第一の半導体チップ３の主面３ａと第二の
半導体チップ４の主面４ａとの界面に、成形樹脂１の樹
脂成形時の熱と樹脂充填圧力に耐え得る変形防止樹脂１
３を充填することにより、成形樹脂充填時の熱や圧力等
による半導体チップの変形に起因する素子特性の劣化を
防止するｑとかできるので、？Ｓ［の半導体チップを多
端子接続でき、半導体チップの変形による素子特性の劣
化なしに樹脂成形パケージングができる。
なお、」二足実施例においては、第一の半導体チップ上
に別のｍ個の半導体チップを接続した場合について述べ
たが、第３図に示す第二実施例の如く、第一の半導体チ
ップ上に別の二個以上の半導体チップ４．１４を接続す
る場合、あるいは、第４図に示す第三実施例の如く、第
二の半導体チップの上に第三の半導体チップ１４を接続
する場合においてら本発明が有効であることはいうまで
乙ない。
また、第５図に示す第四実施例の如く、変形防止樹脂の
硬化性樹脂の硬化状態は、第一実施例のような気密状態
にするのではなく、成形（封脂の樹脂成形時の熱を樹脂
充填圧力に耐え得る程度の空隙１５があっても良い。
なお、本発明は、上記実施例に限定されるものではなく
、本発明の範囲内で上記実施例に多くの（ｐ正および変
更を加え得ろことは勿論である。
例えば、本実施例において、変形防止樹脂（熱硬化性樹
脂）としてエボキノ樹脂か使用されているが、この他に
ム尿素樹脂、メラミン樹脂、フェノール樹脂を使用して
ム良い。これらの熱硬化性樹脂は、一般に耐熱性、耐溶
剤性が良く、充填剤を入れて強靭な成形を得ることがで
きるものである。
〈発明の効果〉 以上の説明から明らかな通り、本発明によると、第一の
半導体チップの主面と第二の半導体チップの主面との界
面に、成形樹脂の樹脂成形時の熱と樹脂充填圧力に耐え
得る変形防止樹脂を充填することにより、成形樹脂充填
時の熱や圧力等による半導体チップの変形に起因する素
子特性の劣化を防止することかできるので、複数の半導
体チップを多端子接続でき、半導体チップの変形による
素子特性の劣化なしに樹脂成形バケージングができろと
いつノこ優れｆこ効果がある。
【図面の簡単な説明】
第１　ｉ＜１は本発明第−実血例゛１′−導体装置の断
面図、第２図は間しくその要部拡大断面図、第３図は同
しく第二実施例の要部拡大断面図、第４図は同じく第三
実ｊ曲例の要部拡大断面図、第５図は同しく第四実施例
の要部拡大断面図である。 成形ｆｕｌ　ｌｌｆ、２・パッケージ、３：第一の半導
体チップ、３，１．主面、１１・第二の芋導体チップ、
４　ａ主面、５　リードフレーム、３　ｂ、　３　ｃ、
　４　ｂ、　５　ａ電（・’ｌ！　ｄｌｏｌ、：子、１
３．熱硬化性樹脂。 願　人　　ノヤープ株式会社

Claims (1)

    【特許請求の範囲】
  1. 成形樹脂により形成された単一のパッケージ内に複数個
    の半導体チップとリードフレームとを有し、第一の半導
    体チップの主面と第二半導体チップの主面との間の全部
    または大部分に前記成形樹脂の樹脂成形熱と樹脂充填圧
    力に耐え得る変形防止樹脂が充填されていることを特徴
    とする半導体装置。
JP63165551A 1988-07-01 1988-07-01 半導体装置 Expired - Fee Related JPH0750759B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63165551A JPH0750759B2 (ja) 1988-07-01 1988-07-01 半導体装置
EP19890111856 EP0348972A3 (en) 1988-07-01 1989-06-29 A semiconductor device and a process for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63165551A JPH0750759B2 (ja) 1988-07-01 1988-07-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH0215660A true JPH0215660A (ja) 1990-01-19
JPH0750759B2 JPH0750759B2 (ja) 1995-05-31

Family

ID=15814520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63165551A Expired - Fee Related JPH0750759B2 (ja) 1988-07-01 1988-07-01 半導体装置

Country Status (2)

Country Link
EP (1) EP0348972A3 (ja)
JP (1) JPH0750759B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574774A (ja) * 1991-09-12 1993-03-26 Nec Kyushu Ltd 樹脂封止型半導体装置
JPH05109977A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp 半導体装置
US5295045A (en) * 1990-11-14 1994-03-15 Hitachi, Ltd. Plastic-molded-type semiconductor device and producing method therefor
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making
US5773896A (en) * 1996-02-19 1998-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device having offsetchips
KR100235108B1 (ko) * 1993-03-19 1999-12-15 윤종용 반도체 패키지
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2011134818A (ja) * 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 半導体素子内蔵基板

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
US5311401A (en) * 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5274913A (en) * 1991-10-25 1994-01-04 International Business Machines Corporation Method of fabricating a reworkable module
FR2709871B1 (fr) * 1993-09-06 1995-10-13 Commissariat Energie Atomique Procédé d'assemblage de composants par hybridation et collage.
US5506753A (en) * 1994-09-26 1996-04-09 International Business Machines Corporation Method and apparatus for a stress relieved electronic module
TW520816U (en) * 1995-04-24 2003-02-11 Matsushita Electric Industrial Co Ltd Semiconductor device
WO1997037374A2 (en) * 1996-03-26 1997-10-09 Advanced Micro Devices, Inc. Method of packaging multiple integrated circuit chips in a standard semiconductor device package
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
JP2845847B2 (ja) * 1996-11-12 1999-01-13 九州日本電気株式会社 半導体集積回路
EP1447849A3 (en) * 1997-03-10 2005-07-20 Seiko Epson Corporation Semiconductor device and circuit board having the same mounted thereon
JP2000012607A (ja) * 1998-05-28 2000-01-14 Xerox Corp 集積回路装置、及びフリップチップボンディングされたコンビネ―ションを作成する方法
DE10300711B4 (de) 2003-01-10 2007-10-04 Infineon Technologies Ag Verfahren zur Passivierung eines Halbleiterchipstapels

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979561A (ja) * 1982-10-29 1984-05-08 Hitachi Ltd 半導体装置
JPS6094744A (ja) * 1983-10-27 1985-05-27 Nippon Denso Co Ltd 混成集積回路装置
JPS63142663A (ja) * 1986-12-04 1988-06-15 Sharp Corp 半導体装置とその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687395A (en) * 1979-12-18 1981-07-15 Fujitsu Ltd Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5979561A (ja) * 1982-10-29 1984-05-08 Hitachi Ltd 半導体装置
JPS6094744A (ja) * 1983-10-27 1985-05-27 Nippon Denso Co Ltd 混成集積回路装置
JPS63142663A (ja) * 1986-12-04 1988-06-15 Sharp Corp 半導体装置とその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5295045A (en) * 1990-11-14 1994-03-15 Hitachi, Ltd. Plastic-molded-type semiconductor device and producing method therefor
JPH0574774A (ja) * 1991-09-12 1993-03-26 Nec Kyushu Ltd 樹脂封止型半導体装置
JPH05109977A (ja) * 1991-10-18 1993-04-30 Mitsubishi Electric Corp 半導体装置
KR100235108B1 (ko) * 1993-03-19 1999-12-15 윤종용 반도체 패키지
US5583747A (en) * 1993-11-01 1996-12-10 Baird; John H. Thermoplastic interconnect for electronic device and method for making
US5773896A (en) * 1996-02-19 1998-06-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device having offsetchips
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2011134818A (ja) * 2009-12-24 2011-07-07 Shinko Electric Ind Co Ltd 半導体素子内蔵基板

Also Published As

Publication number Publication date
EP0348972A2 (en) 1990-01-03
EP0348972A3 (en) 1990-09-19
JPH0750759B2 (ja) 1995-05-31

Similar Documents

Publication Publication Date Title
JPH0215660A (ja) 半導体装置
US5731631A (en) Semiconductor device with tape automated bonding element
JP3233535B2 (ja) 半導体装置及びその製造方法
KR100846270B1 (ko) 반도체장치 및 그 제조방법
US6489181B2 (en) Method of manufacturing a semiconductor device
EP0684644B1 (en) Method for manufacturing bump leaded film carrier type semiconductor device
JP4149377B2 (ja) 半導体装置の製造方法
JP2571024B2 (ja) マルチチップモジュール
JP3459804B2 (ja) 半導体装置
US6635962B2 (en) Chip on chip semiconductor device
US20030075791A1 (en) Semiconductor device
JP3454977B2 (ja) 半導体装置及びその製造方法
US5698904A (en) Packaging material for electronic components
JP2003124274A (ja) 半導体ウェハーならびに半導体装置およびその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3857574B2 (ja) 半導体装置及びその製造方法
JP3232698B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2002026073A (ja) 半導体装置およびその製造方法
JPH09246464A (ja) 半導体装置およびその製造方法
US6632690B2 (en) Method of fabricating reliable laminate flip-chip assembly
JPH0269945A (ja) 半導体装置及びその製造方法
JP4754763B2 (ja) 半導体装置
JPS62229949A (ja) 樹脂封止型半導体装置の製造方法
JPH065778A (ja) 半導体装置
JP2986661B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees