JPH02156721A - 短絡保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の要約 出力回路に設けられたスイッチング素子に第１の一定時
間の間、連続して第１の所定値以上の過電流が流れてい
ることを検出して上記スイッチング素子を第２の一定時
間の間強制的にオフする短絡保護回路において、第１の
一定時間の間に上記スイッチング素子に流れようとする
電流が第２の所定値以上にならないよう上記スイッチン
グ素子に流れる電流の値を制限する。これにより上記ス
イッチング素子の保護を図ることができる。

発明の背景 技術分野 この発明は、近接スイッチ等のセンサの出力信号によっ
てオン、オフ制御されるスイッチング素子を含む出力回
路において、このスイッチング素子を負荷の短絡事故か
ら保護する短絡保護回路に関する。

従来技術とその問題点 近接スイッチの出力回路に適用される短絡保護回路の例
として第５図に示すものがある。これは特公昭５ｇ−４
２５７０号公報に記載されている回路を簡略化して示す
ものである。

第５図を参照して出力トランジスタ（出力回路のスイッ
チング素子）１のベース端子に禁止回路ＩＯが設けられ
、この禁止回路ＩＯが禁止解除状態のときに物体の有無
を検出するセンサからの出力信号が出力トランジスタ１
のベース端子に与えられる。この出力トランジスタ１に
直列に抵抗Ｒ９電源６および負荷７が接続されている。

また禁止回路ＩＯを制御するための２つの第１．第２の
タイマ１１、１２が設けられている。

第１のタイマ１１は出力トランジスタｌに流れようとす
る過電流を検出するもので、出力トランジスタ１に第１
の一定時間ｔ１の間、過電流が流れていると後述する第
２のタイマ１２に過電流検出信号を出力する。第２のタ
イマ１２はこの過電流検出信号に応答して禁止回路ＩＯ
が禁止状態とし出力トランジスタ１を強制的にオフとす
る。過電流は接続点Ｅに生じる電位が第１の一部時Ｅ　
ｔ　ｔの間連続して所定電位以上であるかどうかによっ
て検出される。第１のタイマ１１は第１の一定時間１１
の間連続して過電流が流れていることを検出したときに
動作するので、突入電流やノイズの発生によって誤動作
し誤って出カドランシスターが強制的にオフとされるこ
とはない。

第２のタイマー２は電源電圧Ｖ　の投入直後から第２の
一定時間ｔ２の間、禁止回路１０を禁止状態にする電源
リセット回路である。電源投入直後から第２の一定時間
ｔ２の間、出カドランシスターはセンサからの出力信号
の状態に関係なく強制的にオフとされる。これによりた
とえセンサから信号が出力されていても出力回路は動作
しないこととなる。これは電源投入直後の不安定な状態
による誤動作を防止し、動作の確実性を期するためであ
る。この第２のタイマー２は出カドランシスターに流れ
る過電流が第１のタイマー１によって検出されたときに
も電源リセット動作を行ない第２の一定時間ｔ２の間、
禁止回路ｌＯを禁止状態にする。

第６図に示すように電源投入から第２の一定時間ｔ２経
過後は出カドランシスターはセンサからの出力信号によ
って制御されつる状態となる。すなわちセンサからの出
力信号が出力トランジスタ１のベースに与えられると出
力トランジスタ１がオンし、このトランジスタ１を通し
て負荷７に電流１１が流れる。

このような通常の動作において、負荷７の短絡事故等に
より過電流が流れると、第７図に示すようにトランジス
タ１は一定時間ｔ２の間オフとされるが、この後再びオ
ンとされ時間ｔ１にわたる過電流検出が再び行なわれる
。上述のように第１のタイマは一定時間ｔ１の間、連続
して過電流が流れているかどうかを検出するものである
ので。

この一定時間ｔ１の間過電流がトランジスタ１に流れ続
けることになる。トランジスタ１に流れる電流はそのｈ
ｒｏにより制限されるが、負荷７の短絡事故のような場
合にはトランジスタ１にかなりのパワーがかかるために
出力トランジスタ１の破壊や劣化が引き起こされること
がある。

発明の概要 発明の目的 この発明は、出力回路のスイッチング素子の破壊や劣化
を防止することができる短絡保護回路を提供することを
目的とする。

発明の構成および効果 この発明は、入力信号によりオン、オフ制御されるスイ
ッチング素子を含む出力回路、上記スイッチング素子に
第１の一定時間の間連続して第１の所定値以上の電流が
流れているかどうかを検出する検出回路、および上記検
出回路による検出によつて上記スイッチング素子を第２
の一定時間の間強制的にオフする制御回路を備えた短絡
保護回路において、上記第１の一定時間の間に上記スイ
ッチング素子に流れる電流が第２の所定値以上にならな
いよう上記スイッチング素子に流れる電流を制限する電
流制限回路を設けたことを特徴とする。

この発明によると、上記電流制限回路を設けているので
上記検出回路が第１の所定値以上の電流が流れているか
どうかを検出する第１の一定時間の間において上記スイ
ッチング素子に流れる電流がある一定値に制限されるこ
ととなる。このためスイッチング素子の過電流を原因と
する破壊や劣化から保護することができる。

実施例の説明 第１図はこの発明による短絡保護回路の実施例・を示す
回路図である。この図において第５図に示すものと同一
物には同一符号を付して説明を省略する。

第１図に示す回路は第５図に示す回路と比較して、出カ
ドランシスターのエミッタに２つの抵抗Ｒと抵抗Ｒ２と
が直列に接続されており、かっトランジスタ２が設けら
れている。トランジスタ２は出カドランシスターに流れ
る電流を制限するための電流制限用トランジスタである
。電流制限用トランジスタ２のベースは抵抗Ｒと抵抗Ｒ
２との接続点Ｂに接続されている。電流制限用トランジ
スタ２のコレクタは出カドランシスターのベースと接続
点Ｃにおいて接続され、電流制限用トランジスタ２のエ
ミッタは電源６の負の端子と接続されている。

禁止回路１０が禁止解除状態でセンサからの出力信号が
出力トランジスタ１のベースに与えられており出力トラ
ンジスタｌにある限度以上の電流が流れようとすると電
流制限用トランジスタ２によって出力トランジスタ１に
流れる電流が制限される。すなわち、トランジスタ１に
流れる電流１１が増大して接続点Ｂの電位が上昇すると
トランジスタ２が導通状態の方向に移行していき、接続
点Ｃすなわちトランジスタ１のベースに流入する電流が
トランジスタ２を通って流れるようになり、これにより
トランジスタ１に流れる電流１１が減少する。接続点Ｂ
の電位による負帰還がトランジスタ！のベースにかかる
ことになる。

この電流制限動作を次に定量的に説明する。出力トラン
ジスタ１に流れる制限電流（すなわち最大電流）を１゜
とする。この制限電流■。は以下のよう、にして決定さ
れる。ただし第１のタイマｔｉに流入する電流値の小さ
い電流！４は無視しており、かつトランジスタの電流増
幅率ｈｒｏはｈ「。〉〉１とする。また出力トランジス
タ１のベースに流入する電流を■　、電流制限用トラン
ジスり２のコレクタ電流を１３とする。

接続点Ｂの電位はトランジスタ２のベース／エミッタ間
電位差Ｖ　　に等しく、この電位差Ｅ２ ■　　を用いると電流！ｌと電流１３には次式がＥ２ 成立する。

１１Ｒ２″″ｖＢＥ ＝　（Ｋ　Ｔ　／　Ｑ　）　ｉ！　ｏｇ　（１３／　Ｉ
　ｓ）・・・（１） Ｋはボルツマン定数、Ｔは絶対温度、Ｑは電子の電荷ｆ
ｌ、　　Ｉ　　は電流制限用トランジスタ２の逆方向の
飽和電流である。

また出カドランシスターのコレクタに流れる電流１１は
次式で表わされる。

１　−（１２−１３）ｈ、８□　　　　　　−（２）ｈ
　　は出カドランシスターの電流増幅率であｅｌ る。

電流！２は禁止回路１０から送られてくる電流であるか
ら一定である。上記第（１）式から！３を求めてこれを
第（２）式に代入すれば制限電流Ｉ。

（１１値）が求まる。

制限電流！。を越える電流が出力トランジスタ１に流れ
ようとすると接続点Ｂに所定以上の電位が生じ電流制限
用トランジスタ２が導通状態の方向に移行する。これに
より電流制限用トランジスタ２のコレクタ電流Ｉ３が増
大し、出カドランシスターのベースに流入する電流１．
、−１３が減少するので出カドランシスターのコレクタ
電流１゜が小さくなる。この負帰還回路によってトラン
ジスターの電流■１を一定とする定電流回路、すなわち
電流制限回路が構成される。

第１のタイマー１によって過電流が検出されるよりも先
に電流制限用トランジスタ２によって出カドランシスタ
ーに流れる電流が制限されないように抵抗ＲとＲ２によ
る分圧回路を形成し、接続点Ａの電位よりも接続点Ｂの
電位を低くする。

このようにして、第４図に示すように、タイマ１１が過
電流を検出するための時間帯ｔ１において電流■１が一
定電流に制限されるので、出力トランジスタ１の破壊な
いしは劣化を防止することができる。また制限電流！。

を抵抗Ｒ２の値によって設定できるので設計が容易とな
る。

第２図は他の実施例を示すものである。この図において
第１図に示すものと同一物には同一符号を付して説明を
省略する。

第２図に示す回路においては出力トランジスタ１のエミ
ッタに接続される抵抗は抵抗Ｒ３のみである。出力トラ
ンジスタ１のエミッタと抵抗Ｒ３との間の接続点りにお
いて電流制限用のトランジスタ２のベースが接続されて
いる。また接続点りに第１のタイマ１１が接続されてい
る。第２図に示す回路では第１のタイマ１１による過電
流の検出電位と電流制限用トランジスタ２のベース電位
とが等しいものとなっている。

この保護回路をＩＣ化した場合はこの回路で使用される
トランジスタの製作工程が同じと考えられるのでそれら
の特性も同じと考えられる。このためこれらの検出レベ
ルが等しいものであっても第１のタイマ１１によって過
電流が検出される前に電流制限用トランジスタ２によっ
て出力トランジスタ１に流れる電流が制限されることが
なく不具合が生じない。第２図に示す回路では第１図に
示す回路と比べて抵抗の数が減り１回路が簡略化されて
いる。

第２図に示す回路にお肯）ても電流制限用トランジスタ
２によって制限される電流は上述した第（１）式および
第（２）式から求めることができる。

第３図はさらに他の実施例を示すものである。

この図においても第１図に示すものと同一物には同一符
号を付して説明を省略する。

第３図に示す回路では電流制限用トランジスタ２は第１
図に示す回路と同様にそのベースが抵抗Ｒ１と堺抗Ｒ２
との接続点Ｂに接続されている。

しかしながら第１のタイマｉｔには出力トランジスタ１
のベース電位（接続点Ｃ）が与えられている。接続点Ｃ
に生じる電位に基づいて過電流が検出され第１のタイマ
１１が動作し、これによって第２のタイマ１２が制御さ
れ、さらに禁止回路ＩＯが制御されることになる。電流
制限用トランジスタ２によって制限される。出力トラン
ジスタ１に流れる制限電流Ｉ。は第１図に示すものとほ
ぼ同じとなる。

【図面の簡単な説明】

第１図はこの発明による短絡保護回路の実施例を示す回
路図、第２図および第３図は他の実施例を示す回路図、
第４図はこの発明による短絡保護回路における過電流制
限時の信号波形図である。 第５図は従来の短絡保護回路を示す回路図、第６図はセ
ンサからの出力信号があるときの短絡保護回路の電源投
入時の様子を示す信号波形図、第７図は第５図に示す従
来の回路を使用しセンサからの出力信号があり過電流が
流れるときの信号波形図である。 １・・・出力トランジスタ。 ２・・・電流制限用トランジスタ。 ｌＯ・・・禁止回路。 １１・・・第１のタイマ。 １２・・・第２のタイマ。 Ｒ、Ｒ、Ｒ・・・抵抗。 以　　上 第５図 第７図 第 図

Claims (1)

1. 【特許請求の範囲】 入力信号によりオン、オフ制御されるスイッチング素子
   を含む出力回路、上記スイッチング素子に第１の一定時
   間の間連続して第１の所定値以上の電流が流れているか
   どうかを検出する検出回路、および上記検出回路による
   検出によって上記スイッチング素子を第２の一定時間の
   間強制的にオフする制御回路を備えた短絡保護回路にお
   いて、 上記第１の一定時間の間に上記スイッチング素子に流れ
   る電流が第２の所定値以上にならないよう上記スイッチ
   ング素子に流れる電流を制限する電流制限回路を設けた
   ことを特徴とする短絡保護回路。