JPH0215747A - 機能分散通信処理装置 - Google Patents

機能分散通信処理装置

Info

Publication number
JPH0215747A
JPH0215747A JP63165017A JP16501788A JPH0215747A JP H0215747 A JPH0215747 A JP H0215747A JP 63165017 A JP63165017 A JP 63165017A JP 16501788 A JP16501788 A JP 16501788A JP H0215747 A JPH0215747 A JP H0215747A
Authority
JP
Japan
Prior art keywords
processing
protocol processing
frame
layer
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63165017A
Other languages
English (en)
Inventor
Seiichi Ozaki
尾崎 清一
Michio Asano
浅野 道雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63165017A priority Critical patent/JPH0215747A/ja
Publication of JPH0215747A publication Critical patent/JPH0215747A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は階層化された通信規約に従いパケットの処理を
行う通信処理装置に関する。
【従来の技術】
従来の装置は特開昭61−264!’145号に記載の
ようなものであり、その−例を第16図に示す。第16
図において161は送受信バケツ1へ等を格納し、レイ
ヤ3処理部162とレイヤ2処理部163が共通に使用
するメモリであり、162は送受信パケットのレイヤ3
処理を行うレイヤ3処理部であり、163は送受信フレ
ームのレイヤ2処理を行うレイヤ2処理部であり、16
4はメモリ161、レイヤ3処理部162、レイヤ2処
理部163を接続するバスであり、165は送受信フレ
ームのレイヤ1の制御を行う回線制御部であり、166
は複数の通信回線である。 上記引用の公知例においてはレイヤ4以上のレイヤにつ
いても記載しているがここでは以下の説明に必要なレイ
ヤ3以下について示す。また上記引用の公知例において
はレイヤ1の処理を行う装置もバス164に接続される
構成となっているが、レイヤ1はコネクタの形状や、信
号線の電圧等の物理的条件を規定するものであり、プロ
セッサによる処理は必要なく、また、ゼロ削除、フラグ
検出等のレイヤ2処理を行わないとメモリ161に格納
しうるデータを切り出せないため、第16図のような構
成にすべきである。 上記引用の公知例ではパケット送信時の動作については
明記していないが、送信時、レイヤ3処理部162はメ
モリ161内に格納したパケッ1−のレイヤ3処理を行
った後、レイヤ2処理部163にパケット送信要求を出
す。該パケット送信要求を受けたレイヤ2処理部162
は送信を要求されたフレームのレイヤ2処理を行い、終
了後、該フレームを回線制御部165に送出する。回線
制御部165は該フレームのレイヤ1の制御を行い、通
信回線166へ送出する。
【発明が解決しようとする課題】
上記従来技術では、上位レイヤ処理部(レイヤ3処理部
)が連続したパケットの送信を要求する場合に、下位レ
イヤヘパケラトを連続して引き渡すことができないとい
う問題点がある。 これを第17図の例を用いて説明する。第17図におい
て横方向は時間の経過をあらゎす。171はレイヤ3処
理部】62における処理を、172はレイヤ2処理部1
63における処理を、173は通信回線166上のフレ
ーム送信を、174は時刻を表わす。 時刻T、でレイヤ3処理部162はパケット1.2.3
の連続した送信をレイヤ2処理部163に要求する。レ
イヤ2処理部163は時刻T。でまずフレーム1のレイ
ヤ2プロトコル処理を開始する。レイヤ2処理部は時刻
T、でフレーム1のレイヤ2プロ1−コル処理を終了し
、次にフレーム1を回線制御部165を介して通信回線
166に送出する処理(回線送出処理)を開始する。 これに伴い時刻T、で通信回線166からのフレーム1
の送出が開始される。ただしレイヤ2処理部が回線送出
処理を開始してから実際に通信回線166から送出され
るまでにレイヤ2処理部163および回線制御部165
で発生する遅れは短いためここでは無視している。 レイヤ2処理部163は、通信回線166からのフレー
ム1の送出が時刻T l ]で終了するのに伴い回線送
出処理を終了し、次にフレーム2のレイヤ2プロトコル
処理を開始する。以下同様に時刻T1Gでフレーム2の
レイヤ2プロトコル処理を終了、回線送出処理を開始、
時刻T2□でフレーム2の回線送出処理を終了、フレー
ム3のレイヤ2プロトコル処理を開始、時刻T2□でフ
レーtz 3のレイヤ2プロトコル処理を終了、回線送
出処理を開始、時刻T。でフレーム3の回線送出処理を
終了する。 この場合通信回線166からは、時刻T5からT□□ま
でにフレーム1が、時刻T16からT2□までにフレー
ム2が、時刻T27からT。までにフレーム3が送出さ
れ、時刻T□、からTi6、時刻T2.からT2□のあ
いだに空き時間が生しる。このようにレイヤ3処理部1
62はフレーム1.2,3を連続して送出することを要
求しているが、通信回線166からはフレームを連続し
て送出することはできない。 本発明の目的は、上位レイヤが連続したバケツトの送出
を要求する場合に下位レイヤに連続してパケットを引き
渡すことを可能とすることにある。 [課題を解決するための手段] 上記目的は、あるレイヤの処理のためにプロトコル処理
用のプロセッサ(プロトコル処理プロセッサ)、上位下
位レイヤとのインタフェース処理用のプロセッサ(イン
タフェース処理プロセッサ)、および該インタフェース
処理プロセッサから該プロトコル処理プロセッサへのプ
ロトコル処理要求を順次格納する手段(プロ1−コル処
理要求格納手段)を設け、上位レイヤが複数のパケット
の連続した送信を要求する場合、1つのパケットのプロ
トコル処理、インタフェース処理を終了し下位レイヤへ
の引き渡しを完了する前に、該インタフェース処理プロ
セッサが次のパケットのプロトコル処理要求を該プロト
コル処理要求格納手段に格納することにより達成される
。 さらに該プロトコル処理プロセッサは、該プロトコル処
理要求格納手段に該プロトコル処理要求が格納された順
序に関係なく、該プロトコル処理要求の種類に応じて該
プロトコル処理要求格納手段から該プロトコル処理要求
を取り出して処理することを可能とすることにより、送
信要求のみが優先処理されることを防止することができ
る。
【作用】
上位レイヤが複数のパケット(パケット1.2゜3とす
る)の連続した送信を該インタフェース処理プロセッサ
に要求すると、該インタフェース処理プロセッサはパケ
ット1.2.3のプロトコル処理要求を該プロトコル処
理要求格納手段に格納する。該プロトコル処理プロセッ
サは該プロトコル処理要求格納手段からパケット1のプ
ロトコル処理要求を取り出してパケット1のプロトコル
処理を開始する。該プロトコル処理プロセッサはパケッ
ト1のプロトコル処理を終了すると該インタフェース処
理プロセッサにパケット1のプロトコル処理終了を通知
するとともに該プロトコル処理要求格納手段からパケッ
ト2のプロトコル処理要求を取り出してパケット2のプ
ロトコル処理を開始する。該プロトコル処理プロセッサ
は以下同様にパケット2.3のプロトコル処理、および
終了通知を行う。パケット1のプロトコル処理終了通知
を受けた該インタフェース処理プロセッサはパケット1
の下位レイヤへの送出処理を開始する。 プロトコル処理時間が下位レイヤへの送出時間よりも短
くなるような設計とすることにより、該インタフェース
処理プロセッサがパケット1の下位レイヤへの送出処理
を終了時、パケット2のプロトコル処理は既に終了して
いるため該インタフェース処理プロセッサはただちにパ
ケット2の下位レイヤへの送出処理を開始することがで
きる。 パケット2の下位レイヤへの送出処理を終了後、同様に
該インタフェース処理プロセッサはただちにパケット3
の下位レイヤへの送出処理を開始することができる。こ
のように本発明によれば下位レイヤへ連続してパケット
を送出することか可能である。 さらに、例えば上位レイヤが10個のパケットの連続送
信を要求する場合、該プロトコル処理要求格納手段には
10個のパケットの送信のプロトコル処理要求が格納さ
れる。その直後に本装置が1つのパケットを受信すると
仮定すると、該インタフェース処理プロセッサは該受信
パケットのプロトコル処理要求を該プロトコル処理要求
格納手段に格納する。もし該プロトコル処理プロセッサ
がプロトコル処理要求を該プロトコル処理要求格納手段
に格納された順序と同じ順序で取り出して処理を行うと
すると該受信パケットのプロトコル処理は該10個の送
信パケットのプロトコル処理が全て終了した後に行われ
ることになる。これは送信処理を極端に優先することに
なり、受信バッファのオーバフロー等の問題が発生する
。 そこで本発明では該プロトコル処理プロセッサは該プロ
トコル処理要求格納手段にプロトコル処理要求が格納さ
れた順序に関係なく、該プロトコル処理要求の種類に応
じて該プロトコル処理要求格納手段から該プロトコル処
理要求を取り出して処理可能とする。該プロトコル処理
プロセッサは例えば1つの送信パケットのプロトコル処
理要求を受は付け、実行したら、次は受信パケットのプ
ロトコル処理要求を受は付け、実行するなどのようにし
て処理の優先度を管理することが可能となり、上記問題
点は解決される。 (実施例] 以下、本発明の実施例を図面を用いて説明する。 本実施例における処理レイヤはレイヤ2であるとし、レ
イヤ2のプロトコルはLI D L C(Ilighl
evel Data Link Control)であ
るとする。 第1図は本発明の一実施例のモカ成を示す図である。1
は送受信パケット等を格納し、レイヤ3処理部2とレイ
ヤ2処理部3とが共通に使用するメモリであり、2は送
受信パケットのレイヤ3処理を行うレイヤ3処理部であ
り、3は送受信フレームのレイヤ2処理のうちリアルタ
イム以外の処理を行うレイヤ2処理部であり、4はメモ
リ1、レイヤ3処理部2、レイヤ2処理部3を接続する
バスである。バス4にはこのほかにレイヤ4以上の上位
レイヤ処理部や計算機とのインタフェース処理を行うチ
ャネル制御部等が接続される場合もある。5は送受信フ
レームのレイヤ2処理のうち、フラグ付加/除去、ゼロ
挿入/削除、FCSチエツク等のリアルタイム処理およ
びレイヤ1の制御を行う回線制御部であり、6,7.8
は通信回線である。 9はレイヤ2の順序番号制御や状態遷移等のリアルタイ
ム以外のプロトコル処理を行うプロトコル処理部であり
、10はメモリ1、レイヤ3処理部2、回線制御部5と
のインタフェース処理を行うインタフェース処理部であ
る。プロトコル処理部9およびインタフェース処理部1
0はそれぞれ1つ以上のプロセッサおよびそれらにより
制御されるハードウェアにより構成される。 11はプロセッサを含み、インタフェース処理部10の
処理を制御する主制御部である。12は受信処理の管理
を行うための受信管理テーブルであり、13は送信処理
の管理を行うための送信管理テーブルである。14.1
5.16は送信処理の制御に使用する送信待ちキューで
ある。送信待ちキューはF r FO(ファーストイン
 ファーストアウト: Fir s t In Fir
 s t 0ut)のキューであり、回線対応に設ける
。17は主制御部からの指示によりメモリ1と送受信バ
ッファ18〜23との間のデータ転送を制御するハード
ウェアであるメモリ転送制御部である。18.19.2
0は受信パケットを一旦格納する受信バッファであり、
21.22.23は送信パケットを一旦格納する送信バ
ッファである。送受信バッファはそれぞれ回線対応に設
ける。 24はインタフェース処理部10が送信■フレームのプ
ロトコル処理要求を格納するPRQaであり、25は受
信1フレームのプロトコル処理要求を格納するPRQb
であり、26はSフレー11、Uフレームのプロトコル
処理要求を格納するPRQcである。PRQa24、P
RQb25、PRQ c 26はFIFOである。本実
施例の説明においてはエフレームとRRフレームの正常
な送受信処理のみを行うので、PRQcには受信RRフ
レームのプロトコル処理要求が格納される。27はプロ
トコル処理部9がプロトコル処理を行った結果を格納す
るPEQである。 第12図は受信管理テーブル12の内容を示す図である
。第12図において各ローは回線番号に対応する。12
o1は対応する回線で現在パケット受信処理を行ってい
る時値1を1行っていない時値Oを格納するカラムであ
り、1202はプロトコル処理部9でのプロトコル処理
が既に終了している時値1を、終了していない時l1f
lOを格納するカラムであり、1203は受信バケツ1
−のメモリへの転送が既に終了している時値1を、終了
していない時値Oを格納するカラムである。 第13図は送信管理テーブル13の内容を示す図である
。第13図において各ローは回線番号に対応する。13
01は対応する回線で現在パケット送信処理を行ってい
る時値1を、行っていない時値0を格納するカラムであ
る。 上記の受信管理テーブル12および送信管理テーブル1
3の初期値は全てOである。 インタフェース処理部10からプロトコル処理部9への
プロトコル処理要求はPRQトランザクションという形
式でPRQa24.PRQb25゜P RQ c 26
へ格納される。第14図はPRQトランザクションの内
容を示す図である。1401はインタフェース処理部1
0が出す要求の種別(送信Iフレームのプロ1ヘコル処
理要求、受信エフレームのプロトコル処理要求、受信R
Rフレームのプロトコル処理要求等)を意味する符号を
格納するためのエリアであり、1402はフレームのA
、Cフィールドの内容を格納するエリアであり、140
3は対応する回線番号を格納するエリアであり、140
4はメモリ1内でのパケットのアドレスを格納するエリ
アである。 プロトコル処理部9でのプロトコル処理終
了後の処理結果はPEQトランザクションという形式で
PEQ27に格納される。第15図はPEQトランザク
ションの内容を示す図である。15o1は報告の種別を
意味する符号を格納するためのエリアであり、1502
はフレームのA、Cフィールドの内容を格納するエリア
であり、1503は対応する回線番号を格納するエリア
であり、1504はメモリ1内でのパケットのアドレス
を格納するエリアであり、1505は受信フレームのプ
ロトコル処理の結果、RRフレームの送信を行う必要が
ある場合に値1を格納するエリアである。 主制御部11は送信要求を送信待ちキュー14.15.
16に送信待ちキュートランザクションの形式で格納す
る。第20図は送信待ちキュートランザクションの内容
を示す図である。2001は送信待ちのフレーム種別を
格納するエリアであり。 2002はフレームのA、Cフィールドの内容を格納す
るエリアであり、2003はメモリ1内でのパケットの
アドレスを格納するエリアである。 次にフレーム送受信の場合の具体的な処理について説明
する。 第2〜lO図は主制御部11が行う処理を表わし、第1
1図はプロトコル処理部9が行う処理を表わす。第2〜
11図はPAD図技法に従って示している。 まずIフレームを受信する場合について説明する。主制
御部11は行う処理がない場合は、主制御部の処理開始
要求があるかどうかを無限ループで監視している(第2
図200,201)。受信バッファに受信フレームがあ
るとインタフェース処理部10内のハードウェアは主制
御部11に処理開始要求を出す。処理開始要求を受けた
主制御部11は処理202で処理開始要求の内容を判定
し処理203に進む(第3図へ)。 主制御部11は、処理301で該フレームを受信した回
線番号を上記処理開始要求の内容から識別し、処理30
2で受信管理テーブル12の「受信処理中」のカラム1
201を1にし、処理303で受信バッファに入ってい
る受信フレームのヘッダ部分を取り出し、受信フレーム
種別を判定し、■フレーム受信を認識し、処理304で
PRQトランザクションを作成しPRQbに入れる。 処理304で作成するPRQトランザクションの「要求
種別J 1401には「受信Iフレームのプロトコル処
理要求」を意味する符号を、「A。 CフィールドJ 1402には受信フレームのヘッダ中
のA、Cフィールドを、「回線番号−J1403には該
フレームを受信した回線の番号を格納する。「メモリア
ドレスJ 1404はブランクである。 次に処理305で受信バッファ中にある受信Iフレーム
の■フィールドをメモリ1へ転送することをメモリ転送
制御部17へ指示する。該■フィールドを格納するメモ
リ1内の空きバッファのアドレスは主制御部11が前も
って管理しており、処理305でメモリ転送制御部17
への指示と共にメモリ転送制御部17へ引き渡す。メモ
リ転送制御部17はこの指示により、主制御部11とは
独立にIフィールドをメモリ1へ転送開始する。 主制御部11は処理305の後は処理200,201の
ループに戻る。 プロトコル処理部9は第11図1100〜1103に示
すようにPRQa、b、cにトランザクションがないか
無限ループで監視している。処理304によりPRQb
にPRQトランザクションが入れられるとプロトコル処
理部9の処理は1103から1120に進む。1120
でPRQbからPRQトランザクションを取り出し、そ
の内容を用いて受信■フレームのレイヤ2プロトコル処
理を行い、1121で処理の結果からPEQトランザク
ションを作成し、P E Qに入れる。1121で作成
するPEQトランザクションの「報告種別J 1501
には「受信Iフレームのプロトコル処理終了」を意味す
る符号を、「回線番号」1503には該受信フレームを
受信した回線の番号を、また本プロトコル処理の結果R
Rフレームを送信することになった場合はrRR送信要
J 1505に1を、rA、CフィールドJ  150
2に送信するRRフレームのA、Cフィールドを格納す
る。 「メモリアドレスJ 1504はブランクである。 プロトコル処理部9は次にPRQc、a、bの順でそれ
らの中にトランザクションがあるかどうかを検査し、あ
れば対応する処理1104.1112.1120に進み
、なければループ1100〜11o3に戻ル(1122
−1127) 、 PEQにPEQトランザクションが
あるとインタフェース処理部10内のハードウェアは主
制御部11に処理開始要求を出し、主制御部11はそれ
により第2図処理200.201から処理207に進む
(第7図へ)。 主制御部11はPEQからPE Q l−ランザクジョ
ンを取り出し、処理701でPEQトランザクション中
の「回線番号J 1503から回線番号を識別し、処理
702で「報告種別J 1501から[受信■フレーム
のプロトコル処理終了」を認議し、処理704に進む(
第9図へ)。 処理901で受信管理テーブル12の「プロトコル処理
完了」のカラム1202を1にし、処理902でPEQ
トランザクション中のrRR送信要J 1505を判定
する。rRR送信要」1505が1の場合は処理903
で送信管理テーブル13の「送信処理中」のカラム13
01を判定する。 「送信処理中」のカラム1301が1であるということ
は、現在すでにその回線からフレームを送出中のためそ
の他のフレームの送出は待つ必要があるということを意
味する。この場合は処理904に進み、送信する回線の
番号に対応する送信待ちキューに、送信待ちキュートラ
ンザクションを格納する。ここで作成する送信待ちキュ
ートランザクションの「送信待ちフレーム種別J 20
01にはRRフレーム送信待ちを意味する符号を。 rA、CフィールドJ 2002にはPEQトランザク
ションのrA、CフィールドJ 1502の内容を格納
する。処理903で「送信処理中」のカラム1301が
0の場合は処9905に進み、送信する回線の番号に対
応する送信バッファにPEQトランザクションのrA、
Cフィールド」1502の内容を格納する(RR送出処
理)。送信バッファにデータが入ると、インタフェース
処理部10のハードウェアはそのデータを回線制御部5
に転送開始する。 主制御部11は処理904または905を行った後は処
理906に進み、受信管理テーブル12の[メモリ転送
完了」のカラム1203を判定する。「メモリ転送完了
」のカラム1203が1の場合は、処理304で指示し
たメモリ転送が贋に完了していることを意味し、この場
合は処理907で、レイヤ3処理部2ヘレイヤ2受信処
理完了を通知し、処理908で受信管理テーブル12の
回線番号に対応するローの全てのカラムをOに初期化し
、処理200,201のループに戻る。 処理906で「メモリ転送完了」のカラム1203が0
の場合は、そのまま処理200.201のループに戻る
。 メモリ転送制御部17は第3図処理304で指示された
メモリ転送を終了すると主制御部11へ処理開始要求を
出す。それにより主制御部11は第2図処理200.2
01から処理205へ進む(第5図へ)。 処理501で回線番号を識別し、処理502で受信管理
テーブル12の「メモリ転送完了」のカラム1203に
値1を格納し、処理503で受信管理テーブル12の「
プロトコル処理完了」のカラム1202を判定する。「
プロトコル処理完了」のカラム1202が1の場合は処
理907.908と同じ処理504.505を行い、処
理200.201のループに戻る。処理503で「プロ
トコル処理完了」のカラム1202が0の場合は、その
まま処理200,201のループに戻る。 RRフレーム受信の場合は第3図処理303で受信フレ
ーム種別を判定した後、処理306に進み、PRQトラ
ンザクションを作成し、P RQ cに入れる。ここで
作成するPRQ)−ランザクジョンは、要求種別140
1に「受信RRフレームのプロトコル処理要求Jを格納
することを除いては処理304で作成したものと同様で
ある。処理306の後は処理200,201のループに
戻る。 プロトコル処理部9は第11図処理1101でPRQc
にトランザクションがあることを判定し、処理1104
〜1111 (処理1120〜1127と同様)を行い
、処理1100〜1103のループに戻る。その後、主
制御部11は第2図処理200.201のループから処
理202,207、第7図701,702.705 ニ
進み(第10図)、何も行わずに処理200.201の
ループに戻る。 次にIフレーム送信の場合について説明する。 レイヤ3処理部2はIフレーム送信要求がある場合、送
信要求、回線番号および送信するデータのメモリ1中で
のアドレスを主制御部11に通知する。ここで、レイヤ
3処理部2は連続した複数のエフレーム送信要求をだす
こともある。主制御部11は第2図処理200,201
,202から処理204に進む(第4図へ)。 第4図の処理401で送信する回線番号を識別し、処理
402.403でレイヤ3処理部が送信要求した全ての
エフレームの各々についてPRQトランザクションを作
成し、PRQaに入れる。 ここで作成するPRQトランザクションの要求種別14
01には「送信■フレームのプロトコル処理要求Jを、
[回線番号jには送信する回線の番叶を、「メモリアド
レス」には送信するデータのメモリ1中でのアドレスを
格納する。「A、CフィールドJ 1402はブランク
である。 プロトコル処理部9はP RQ aにPRQトランザク
ションが入れられると第11図処理1100.1102
.1112と進む、1112でP RQ aからPRQ
トランザクションを取り出し、その内容を用いて送信エ
フレームのレイヤ2プロトコル処理を行い、1113で
処理の結果がらPEQトランザクションを作成し、PE
Qに入れる。1113で作成するPEQトランザクショ
ンの「報告種別J 1501には[送信エフレームのプ
ロトコル処理終了」を意味する符号を、rA、Cフィー
ルドJ 1502には送信する■フレームのA、Cフィ
ールドを、[回線番号J 1503にはフレームを送信
する回線の番号を、[メモリアドレス」1504には送
信するIフレームの■フィールドのメモリ1内でのアド
レスを格納する。rRR送信要J 1505はブランク
である。 プロトコル処理部9は次にPRQc、b、aの順でそれ
らの中にトランザクションがあるかどうかを検査し、あ
れば対応する処理1104.1120.1112に進み
、なければループ1100〜1103に戻る(1114
〜1119)。 PEQにPEQ トランザクションが入ると主制御部1
1は受信処理と同様に第2図処理200.201.20
2から処理207に進み(第7図へ)、処理701,7
02へ進む。処理702でPEQトランザクション中の
[報告種別J 1501から「送信エフレームのプロト
コル処理終了Jを認識し、処理703に進む(第8図へ
)。 第8図の処理801で送信管理テーブル13の「送信処
理中」のカラム1301を判定し、1ならば処理802
で送信待ちキュートランザクションを作成し、送信する
回線に対応する送信待ちキューに格納する。ここで作成
する送信待ちキュートランザクションの「送信待ちフレ
ーム種別」2201にはIフレーム送信待ちを意味する
符号を、rA、CフィールドJ 2202にはPEQト
ランザクションのrA、CフィールドJ 1502の内
容を、「メモリアドレスJ 2203にはPEQトラン
ザクションの「メモリアドレスJ 1504の内容を格
納する。主制御部11は次に処理803で処理200,
201のループに戻る。 処理801で「送信処理中」のカラム1301が0なら
ば、処理804で「送信処理中」のカラム1301に値
1を格納し、処理805で送信する回線の番号に対応す
る送信バッファにPEQトランザクションのrA、Cフ
ィールドJ 1502の内容を格納し、処理806でメ
モリ転送制御部17へ、送信するTフレームの1フイー
ルドをメモリ1から送信バッファに転送することを指示
し、処理200,201のループに戻る。 処理806により、メモリ転送制御部15はメモリ転送
を開始する。送信バッファにデータが入ると、インタフ
ェース処理部10のハードウェアはそのデータを回線制
御部5に転送開始する。回線制御部5は送信バッファか
らの送信データを受は取ると、レイヤ2のリアルタイム
処理およびレイヤ1の制御を行い、通信回線に送出する
。1つのフレームの送出を終了すると回線制御部5はイ
ンタフェース処理部10へ通知し、通知を受けたインタ
フェース処理部10のハードウェアは主制御部11へ処
理開始要求を出す。 主制御部11は第2図処理200.201.202.2
06へ進み(第6図へ)、処理601で回線番号を識別
し、処理602で送信管理テーブルの処理中の回線番号
に対応するローを0に初期化し、処理603でレイヤ3
処理部2ヘレイヤ2送信処理完了を通知する。以上で1
フレームの送信処理は終了し、次に処理604で同じ回
線に対応する送信待ちキューにトランザクションがある
かどうかを判定する。ある場合は処理605で該送信待
ちキュートランザクションを取り出し、「送信待ちフレ
ーム種別J 2201を判定する。 判定結果が1フレームの場合には処理606でエフレー
ム送出処理を行う。処理606の■フレーム送出処理は
第8図処理804.805.806と同じである。処理
605の判定結果がRRフレームの場合には処理607
でRRフレーム送出処理を行う。処理607のRRフレ
ーム送出処理は第9図処理905と同じである。 第18図は送信処理の時間経過を示す図である。 第18図において横方向は時間の経過をあられす。 181はレイヤ3処理部2における処理を、182はプ
ロトコル処理部9における処理を、183はインタフェ
ース処理部10内の主制御部11における処理のうちア
イドリングである処理200・201を除いた処理を、
184はインタフェース処理部10の処理のうち、主制
御部11の処理を除いた部分による処理(以下、インタ
フェース処理部10の処理と呼ぶ)を、185は通信器
a6〜8上のパケット送信を、186は時刻を表わす。 時刻T。でレイヤ3処理部2はフレーA 1.2゜3の
連続した送信を主制御部11に要求する。主制御部11
は処理402.403で時刻T。でフレーム1.2.3
のプロトコル処理要求であるPRQ I−ランザクジョ
ンをP RQ a 24に格納する。 プロトコル処理部9は時刻T工でPRQa24の先頭か
らフレーム1のPRQI−ランザクジョンを取り出し、
フレーム1のレイヤ2プロトコル処理を開始し、時刻T
6で終了しPEQ27に処理結果を格納する。 プロトコル処理部9は時刻T6でPRQa中の次のPR
Qトランザクションを取り出し、フレーム2のレイヤ2
プロ1−コル処理を開始する。主制御部11は時刻T6
でPEQにフレーム1の処理結果のPEQトランザクシ
ョンが入っていることによる処理を開始し■フレーム送
出処理804゜805.806を行いその後処理200
.201のループに戻る。 インタフェース処理部10は時刻T、でフレーム1を回
線制御部5を介して通信回線に送出開始する。時刻T1
□でプロトコル処理部9はフレーム2のレイヤ2プロト
コル処理を終了しPEQトランザクションをPEQに格
納し、それにより主制御部11は、時刻T□、で■フレ
ーム送出処理804.805.806を行いその後処理
200,201のループに戻る。回線制御部5は時刻T
13でフレーム1の送出を終了するとインタフェース処
理部10に通知し、この通知により主制御部11が処理
を開始し、処理601.602.604.605.60
6を行い、ソノ後処理200,201のループに戻る。 その後インタフェース処理部10はフレーム2を回線制
御部5を介して通信回線に送出開始する。 以下同様に時刻T工、でプロトコル処理部9はフレーム
3のプロトコル処理を終了し、時刻T2゜で回線制御部
5はフレーム2の送出終了をインタフェース処理部10
に通知し、インタフェース処理部10は時刻T21でフ
レーム3を回線制御部5を介して通信回線に送出開始し
、時刻T2□で回線制御部5はフレーム3の送出終了を
インタフェース処理部10に通知する。 レイヤ3処理部2がフレームの連続送信を要求する場合
、従来技術においては第17図の173に示すように送
出するフレー11間に空き時間が発生したが、本発明に
よれば第18図に示すように送出フレーム間の空き時間
をほぼなくし、フレームを連続して送信することができ
る。 次にPRQが第1図に示すようにPRQa24、PRQ
b25.PRQc27の3種類あるのではなく、第19
図に示すPRQ191が一つのみであり、PRQ191
はF I F O(First In FirstOu
t)である場合を考える。 ある時刻にレイヤ3処理部2が10個のエフレームの連
続送信を要求すると仮定すると、主制御部11はただち
に10個のPRQトランザクション192〜195を作
成し、PRQ191に格納する。その直後に1つのIフ
レームを受信すると主制御部はPRQトランザクション
196を作成し、PRQ191に格納する。この場合プ
ロトコル処理部9でのPRQトランザクション196の
プロトコル処理は、10個のPRQトランザクション1
92〜195のプロトコル処理の終了後でないと行われ
ないことになる。これによれば送信処理が極端に優先さ
れることになり、受信バッファのオーバフロー等の間厘
が発生する。本実施例では第1図に示すようにPRQa
、PRQb、PRQcの3つのFIFOを設け、それぞ
れにIフレーム送信のプロトコル処理要求、■フレーム
受信のプロトコル処理要求、S、Uフレーム受信のプロ
トコル処理要求のPRQトランザクションを格納する。 また本実施例では第11図に示すようにPRQa内のP
RQトランザクション処理の後にはPRQc、PRQb
、PRQaの順でPRQトランザクションの有無を調べ
、PRQb内のPRQトランザクション処理の後にはP
 RQ c 、 PRQ a 。 PRQbの順でPRQトランザクションの有無を調べる
ことにより、P RQ c内のPRQトランザクション
の処理は優先し、■フレームの送信と受信との処理の優
先度は同じになるように管理している。 本実施例ではPEQは1つのみ設けるとしたが、PEQ
を複数設けることも可能である。この場合、例えば処理
結果が通常用と緊急用にそれぞれPEQを設け、主制御
部11は緊急用のPEQ中のトランザクションを優先し
て処理することにより、効率のよい処理を行うことが可
能になる。 本実施例では処理402,403に示すように、レイヤ
3処理部からの複数のIフレーム送信要求があれば主制
御部11は該複数のIフレームの全てのPRQ)−ラン
ザクジョンをP RQ aに格納し、プロトコル処理を
要求しているが、プロトコル処理要求を行うタイミング
は1つのフレームのプロトコル処理終了時等、1つのフ
レームを下位レイヤに引き渡し完了する以前の任意のタ
イミングとしても良い。この場合、送信フレーム間の間
隔が空く場合も考えられるが、従来技術よりは短い間隔
となる。これによればプロトコル処理要求よりも重要な
処理を優先する等、より柔軟性のある処理が可能となる
。 本実施例ではプロトコル処理要求格納手段は要求種別に
対応した3つのFIFO(PRQa、PRQb、PRQ
c)で構成するとしたが、これは要求種別をより細かく
分け、より多数のFIFOで構成することも可能である
。これによればより細かい優先度管理が可能となる。ま
た要求種別をより大きく分け、より少数のFIFOで構
成することも可能である。これによればより少ないハー
ドウェア量で構成することが可能となる。またFIFO
ではない1つのキューで構成し、それに格納するトラン
ザクションの種別をプロトコル処理部は自由に読みだす
ことが可能とすることも可能である。これによれば少な
いハードウェア量で細かい優先度管理が可能となる。 [発明の効果] 本発明によれば、上位レイヤ処理部から連続したバケツ
i−の送出を要求された場合に、下位レイヤ処理部に該
パケットを連続して送出することが可能となるという効
果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示す説明図、第2図
〜第10図は主制御部11の動作を示す処理フロー(P
AD)図、第11図はプロ1−コル処理部9の動作を示
す処理フロー(PAD)図、第12図は受信管理テーブ
ル12の内容を示す説明図、第13図は送信管理テーブ
ル13の内容を示す説明図、第14図はPRQトランザ
クションの内容を示す説明図、第15図はPEQトラン
ザクションの内容を示す説明図、第16図は従来技術の
一構成例を示すブロック図、第17図は従来技術におけ
る処理の時間経過を示す説明図、第18図は本発明の実
施例における処理の時間経過を示す説明図、第19図は
PRQが1つのみの場合のPRQの内容の一例を示す説
明図、第20図は送信待ちキュートランザクションの内
容を示す説明図である。 符号の説明 1・・メモリ、2・・レイヤ3処理部、3・・レイヤ2
処理部、4・・バス、5・・回線制御部、6.7.8・
・通信回線、9・・プロトコル処理部、1o・・インタ
フェース処理部、11・・主制御部、12・・受信管理
テーブル、13・・送信管理テーブル、14.15.1
6・・送信待ちキュー、17・・メモリ転送制御部、1
8.19.20・・受信バッファ、21.22.23・
・送信バッファ、24.25.26・・PRQ、27・
・PEQ。 λe  シフ 第37 第夕固 第、5′圏 第7ρ目 第74目 PF6)ランフ゛2ン3ン )へ ツタ石弓 価6ノ乙ル] 第1Z口 悌 /3 図 漠庸臂揺ツー7゛ルアJ と /L?ρ/

Claims (1)

  1. 【特許請求の範囲】 1、各通信レイヤの処理を複数のプロセッサを用いて行
    う通信処理装置において、あるレイヤのプロトコル処理
    を行う1つ以上のプロセッサ(プロトコル処理プロセッ
    サ)、上位下位レイヤとのインタフェース処理を行う1
    つ以上のプロセッサ(インタフェース処理プロセッサ)
    、および該インタフェース処理プロセッサから該プロト
    コル処理プロセッサへのプロトコル処理要求を格納する
    手段(プロトコル処理要求格納手段)を設けることを特
    徴とする機能分散通信処理装置。 2、特許請求の範囲第1項記載の機能分散通信処理装置
    において、上位レイヤから連続したパケットの送信要求
    がある場合、1つのパケットのプロトコル処理、インタ
    フェース処理を終了し、下位レイヤへの引き渡しを完了
    する前に、該インタフェース処理プロセッサは次のパケ
    ットのプロトコル処理要求を該プロトコル処理要求格納
    手段に格納することを特徴とする機能分散通信処理装置
    。 3、該プロトコル処理プロセッサは、該プロトコル処理
    要求が該インタフェース処理プロセッサにより該プロト
    コル処理要求格納手段に格納された順序にかかわらず、
    該要求の種類に応じて該プロトコル処理要求格納手段か
    ら取り出すことが可能である特許請求の範囲第1項記載
    の機能分散通信処理装置。 4、該プロトコル処理要求格納手段は、該プロトコル処
    理要求の種類に応じて複数設けることを特徴とする特許
    請求の範囲第1項記載の機能分散通信処理装置。
JP63165017A 1988-07-04 1988-07-04 機能分散通信処理装置 Pending JPH0215747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63165017A JPH0215747A (ja) 1988-07-04 1988-07-04 機能分散通信処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63165017A JPH0215747A (ja) 1988-07-04 1988-07-04 機能分散通信処理装置

Publications (1)

Publication Number Publication Date
JPH0215747A true JPH0215747A (ja) 1990-01-19

Family

ID=15804258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63165017A Pending JPH0215747A (ja) 1988-07-04 1988-07-04 機能分散通信処理装置

Country Status (1)

Country Link
JP (1) JPH0215747A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10856866B2 (en) 2008-02-15 2020-12-08 Ethicon Llc Surgical end effector having buttress retention features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10856866B2 (en) 2008-02-15 2020-12-08 Ethicon Llc Surgical end effector having buttress retention features

Similar Documents

Publication Publication Date Title
US6356962B1 (en) Network device and method of controlling flow of data arranged in frames in a data-based network
EP0042447B1 (en) Flow control mechanism for block switching nodes
US5931915A (en) Method for processing early arrival messages within a multinode asynchronous data communications system
US5418912A (en) System and method for controlling buffer transmission of data packets by limiting buffered data packets in a communication session
US6717910B1 (en) Method and apparatus for controlling network data congestion
US6145015A (en) Multimedia data transferring method
US6016513A (en) Method of preventing packet loss during transfers of data packets between a network interface card and an operating system of a computer
US5187780A (en) Dual-path computer interconnect system with zone manager for packet memory
US6327615B1 (en) Method and system of controlling transfer of data by updating descriptors in descriptor rings
US20020013821A1 (en) Method and network device for creating buffer structures in shared memory
WO2010105013A1 (en) Scalable interface for connecting multiple computer systems which performs parallel mpi header matching
US6691178B1 (en) Fencepost descriptor caching mechanism and method therefor
US7337253B2 (en) Method and system of routing network-based data using frame address notification
US6487615B1 (en) Apparatus and method for accepting physical write package when the posted write error queue is full
JPH0824320B2 (ja) 通信制御装置における緩衝域連鎖の方法およびその装置
US5347514A (en) Processor-based smart packet memory interface
US5878226A (en) System for processing early arrival messages within a multinode asynchronous data communications system
JPH0215747A (ja) 機能分散通信処理装置
JP2001325212A (ja) マルチプロセッサシステムにおけるソースプロセッサから宛先プロセッサにデータブロックを送信する方法と装置
CN117041186B (zh) 数据传输方法、芯片系统、计算设备及存储介质
JP3115801B2 (ja) 並列計算機システム
JPH02189049A (ja) 回線制御装置
JPH04241541A (ja) 通信制御装置
JP2752456B2 (ja) チャネル装置
JPS61183762A (ja) システム間通信方式