JPH02162446A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPH02162446A JPH02162446A JP63316391A JP31639188A JPH02162446A JP H02162446 A JPH02162446 A JP H02162446A JP 63316391 A JP63316391 A JP 63316391A JP 31639188 A JP31639188 A JP 31639188A JP H02162446 A JPH02162446 A JP H02162446A
- Authority
- JP
- Japan
- Prior art keywords
- program
- volatile memory
- ram
- memory
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、不揮発性メモリと揮発性メモリとマイクロプ
ロセサを持つマイコンシステム一般に係り、特に、バー
ジョンアップ保守時に好適なマイクロプログラム制御方
式に関する。
ロセサを持つマイコンシステム一般に係り、特に、バー
ジョンアップ保守時に好適なマイクロプログラム制御方
式に関する。
従来マイコンシステムは、不揮発性メモリ（ＲＯＭが一
般的ゆえＲＯＭと略す）と揮発性メモリ（ＲＡＭが一般
的ゆえＲＡＭと略す）を混在させ動作させる場合、公知
例（インターフェース、１９８０年１１月号 ｐ１８２
〜ｐ１９１）中。
般的ゆえＲＯＭと略す）と揮発性メモリ（ＲＡＭが一般
的ゆえＲＡＭと略す）を混在させ動作させる場合、公知
例（インターフェース、１９８０年１１月号 ｐ１８２
〜ｐ１９１）中。
ｐ１８７に実際の回路ｐ１８９にソフトウェアの構成が
記載されているが、本例によると該（ライブラリに相当
する）と実行プログラム部、計２にバイトをＦＲＯＭに
書き込んで使用していると記述があること、かつ実際の
回路よりＲＯＭ上にプログラムの命令部がすべてあり、
プログラム用ワークのみをＲＡＭ上にとっていることが
推定される。
記載されているが、本例によると該（ライブラリに相当
する）と実行プログラム部、計２にバイトをＦＲＯＭに
書き込んで使用していると記述があること、かつ実際の
回路よりＲＯＭ上にプログラムの命令部がすべてあり、
プログラム用ワークのみをＲＡＭ上にとっていることが
推定される。
上記従来技術は、ＲＯＭ、ＲＡＭ混在形のシステムの場
合、その柔軟性、特に顧客要求によるバージョンアップ
及び保守性、特にプログラムバグに対する対応の点につ
いて配慮がされておらず、顧客要求に対し即座に対応不
可能、又プログラムバグに対して即座の対応不可能とい
う問題があった。また柔軟性を重要視し、ＲＡＭのみの
システムとし、ＲＡＭ上へプログラムダウンロードする
様な形にすると、立上げ時間がかかりすぎるという問題
があった。
合、その柔軟性、特に顧客要求によるバージョンアップ
及び保守性、特にプログラムバグに対する対応の点につ
いて配慮がされておらず、顧客要求に対し即座に対応不
可能、又プログラムバグに対して即座の対応不可能とい
う問題があった。また柔軟性を重要視し、ＲＡＭのみの
システムとし、ＲＡＭ上へプログラムダウンロードする
様な形にすると、立上げ時間がかかりすぎるという問題
があった。
本発明の目的は、システムの立上げ時間を最小限とし、
かつ、システムの柔軟性を持つことにある。
かつ、システムの柔軟性を持つことにある。
上記目的は、ＲＯＭ上の各々のプログラムのトップアド
レスをＲＯＭ上マイクロプログラムトップアドレス格納
エリアにシーケンシャルに記憶しておき、該ＲＯＭ上マ
イクロプログラムトップアドレス格納エリアをＲＡＭ上
に複写し、各プログラムはＲＡＭ上のマイクロプログラ
ムトップアドレスを参照し動作させることにより達成さ
れる。
レスをＲＯＭ上マイクロプログラムトップアドレス格納
エリアにシーケンシャルに記憶しておき、該ＲＯＭ上マ
イクロプログラムトップアドレス格納エリアをＲＡＭ上
に複写し、各プログラムはＲＡＭ上のマイクロプログラ
ムトップアドレスを参照し動作させることにより達成さ
れる。
各々のマイクロプログラムモジュールは、ＲＡＭ上のマ
イクロプログラム先頭アドレスを参照することにより動
作する。それによって、もし、プログラムの変更を行な
いたい時、ＲＡＭ上に変更を行ないたいプログラムモジ
ュールの変更後モジュールのみを、ＲＡＭ上にローディ
ングし、該ＲＡＭ上のマイクロプログラム先頭アドレス
格納エリア中該当するプログラム先頭アドレスのみ変更
後のプログラムがローディングされている先頭アドレス
に変更するのみで、プログラム変更追加が可能であるた
め、システムの柔軟性及び立上げ時間の短縮が図れる。
イクロプログラム先頭アドレスを参照することにより動
作する。それによって、もし、プログラムの変更を行な
いたい時、ＲＡＭ上に変更を行ないたいプログラムモジ
ュールの変更後モジュールのみを、ＲＡＭ上にローディ
ングし、該ＲＡＭ上のマイクロプログラム先頭アドレス
格納エリア中該当するプログラム先頭アドレスのみ変更
後のプログラムがローディングされている先頭アドレス
に変更するのみで、プログラム変更追加が可能であるた
め、システムの柔軟性及び立上げ時間の短縮が図れる。
以下、本発明の一実施例を第１図により説明する。
構成は図の通り、ＣＰＵ （１０１）、ＭＭＵ（１０２
）、メインメモリ（１０３）、システムバス（１０４）
より成るシステムに以下の構成のマイコンシステムが有
る形となる。マイコンシステムの構成は、システムバス
バッファ（１０６）（以下バッファと略す）、ローカル
バス（１０８）ローカルバスコントローラ（１０７）及
びそれらを制御するシステムバスコントローラ（１０５
）、マイクロプロセサ（以下ＭＰＵと略す） 、 Ｒｅ
ａｄＯｎｌ、ｙ Ｍｅ＋＋＋ｏｒｙ （１１５）
（以下ＲＯＭと略す）、ランダムアクセスメモリ（１１
４）（以下ＲＡＭと略す）より成り、ＲＯＭ中に、マイ
クロプログラムモジュール群（１１２）（以下ＰＧＭと
略す）があり、該ＰＧＭの先頭アドレスをシーケンシャ
ルに記憶しているＲＯＭ上マイクロプログラムトップア
ドレス格納エリア（１１，１）（以下、ＲＯＭＰＴＥと
略す）を置く、また、ＲＡＭ中に、イニシャル時ＲＯＭ
より複写したＲＡＭ上マイクロプログラムトップアドレ
ス格納エリア（１１０）（以下ＲＡＭＰＴＥと略す）と
、ＭＰＵ用ワーク（１１３）を置く１本発明では、ＲＡ
Ｍ上に置かれた各々のプログラムトップアドレス（以下
ＦＴＰと略す）を参照し、該プログラムにリンクするこ
とを特徴としており、第１図に示す様に例えば、プログ
ラムｍにリンクする場合シーケンシャルなＲＡＭＰＴＥ
よりＰＴＰをＭＰＵが参照し、該プログラムｍを図中の
バス（１１６）の様に動作させる。
）、メインメモリ（１０３）、システムバス（１０４）
より成るシステムに以下の構成のマイコンシステムが有
る形となる。マイコンシステムの構成は、システムバス
バッファ（１０６）（以下バッファと略す）、ローカル
バス（１０８）ローカルバスコントローラ（１０７）及
びそれらを制御するシステムバスコントローラ（１０５
）、マイクロプロセサ（以下ＭＰＵと略す） 、 Ｒｅ
ａｄＯｎｌ、ｙ Ｍｅ＋＋＋ｏｒｙ （１１５）
（以下ＲＯＭと略す）、ランダムアクセスメモリ（１１
４）（以下ＲＡＭと略す）より成り、ＲＯＭ中に、マイ
クロプログラムモジュール群（１１２）（以下ＰＧＭと
略す）があり、該ＰＧＭの先頭アドレスをシーケンシャ
ルに記憶しているＲＯＭ上マイクロプログラムトップア
ドレス格納エリア（１１，１）（以下、ＲＯＭＰＴＥと
略す）を置く、また、ＲＡＭ中に、イニシャル時ＲＯＭ
より複写したＲＡＭ上マイクロプログラムトップアドレ
ス格納エリア（１１０）（以下ＲＡＭＰＴＥと略す）と
、ＭＰＵ用ワーク（１１３）を置く１本発明では、ＲＡ
Ｍ上に置かれた各々のプログラムトップアドレス（以下
ＦＴＰと略す）を参照し、該プログラムにリンクするこ
とを特徴としており、第１図に示す様に例えば、プログ
ラムｍにリンクする場合シーケンシャルなＲＡＭＰＴＥ
よりＰＴＰをＭＰＵが参照し、該プログラムｍを図中の
バス（１１６）の様に動作させる。
第２図にプログラムのバージョンアップ変更等あった時
、変更部のプログラムのみをＲＡＭ上へ置き、該当する
ＦＴＰのみ書き替えて動作する際の、すなわち、ＲＡＭ
上へプログラム入れた時の動作を示す。その時は、書き
替えられたＦＴＰをＭＰＵ （１０９）が参照し１図中
のバス（２０１）にて、ＲＡＭ中のプログラムＭにリン
クし動作する。第１図〜第２図が本発明の主要な部分で
ある。
、変更部のプログラムのみをＲＡＭ上へ置き、該当する
ＦＴＰのみ書き替えて動作する際の、すなわち、ＲＡＭ
上へプログラム入れた時の動作を示す。その時は、書き
替えられたＦＴＰをＭＰＵ （１０９）が参照し１図中
のバス（２０１）にて、ＲＡＭ中のプログラムＭにリン
クし動作する。第１図〜第２図が本発明の主要な部分で
ある。
第３図により、イニシャル時の処理を示す。イニシャル
時は、あらかじめ記憶されたＲＯＭＰＴＥのトップアド
レス及び容量により、各プログラム群が参照する約束さ
れたＲＡＭ上に転送し、ＲＡＭＰＴＥ（１１０）を作成
する。該転送は、ＭＰＵが行ない、バス（３０１）にて
行なう。
時は、あらかじめ記憶されたＲＯＭＰＴＥのトップアド
レス及び容量により、各プログラム群が参照する約束さ
れたＲＡＭ上に転送し、ＲＡＭＰＴＥ（１１０）を作成
する。該転送は、ＭＰＵが行ない、バス（３０１）にて
行なう。
第４図により、実際のプログラムをバージョンアップ等
する時のミクロなデータの流れを、すなわち、プログラ
ムの変更方式の例を示す。まず、例えば、プログラムｍ
を変更する時、ＣＰＵ（ｌ Ｏ１）はＭＰＵ （１０９
）にＲＯＭＰＴＥ中プログラムｍのＦＴＰを参照し、プ
ログラムｍそのものを、バス（４０１）を使ってメイン
メモリ中の格納アドレスを指定しプログラムを転送する
様命令する。その際プログラムの容量はプログラムｍの
２ステツプロに格納されている。（１ステツプ目は、プ
ログラム本体ヘジャンプするジャンプ命令）次に、メイ
ンメモリ中に格納されたプログラムを改造し、（プログ
ラムｍ′）バス（４０２）を使いＲＡＭ上へＣＰＵがロ
ード（ロードされたプログラムは、プログラムＭとする
）する、ＢＬ後にＲＡＭＰＴＥ中のＰＴＥを、現在まで
ＲＯＭ上にあったプログラムｍのトップアドレスより、
ＲＡＭ上にロードしたプログラムＭのトップアドレスへ
変更する。
する時のミクロなデータの流れを、すなわち、プログラ
ムの変更方式の例を示す。まず、例えば、プログラムｍ
を変更する時、ＣＰＵ（ｌ Ｏ１）はＭＰＵ （１０９
）にＲＯＭＰＴＥ中プログラムｍのＦＴＰを参照し、プ
ログラムｍそのものを、バス（４０１）を使ってメイン
メモリ中の格納アドレスを指定しプログラムを転送する
様命令する。その際プログラムの容量はプログラムｍの
２ステツプロに格納されている。（１ステツプ目は、プ
ログラム本体ヘジャンプするジャンプ命令）次に、メイ
ンメモリ中に格納されたプログラムを改造し、（プログ
ラムｍ′）バス（４０２）を使いＲＡＭ上へＣＰＵがロ
ード（ロードされたプログラムは、プログラムＭとする
）する、ＢＬ後にＲＡＭＰＴＥ中のＰＴＥを、現在まで
ＲＯＭ上にあったプログラムｍのトップアドレスより、
ＲＡＭ上にロードしたプログラムＭのトップアドレスへ
変更する。
その他の変更方式では、顧客要求のバージョンアップ等
に、すでに変更後のプログラムと、変更するＦＴＰをあ
らかじめフロッピー中に入れておき、ローグーにより直
接ロードする方式もとっている。
に、すでに変更後のプログラムと、変更するＦＴＰをあ
らかじめフロッピー中に入れておき、ローグーにより直
接ロードする方式もとっている。
第５図に実際の処理フローの内容を示す。実際ＲＡＭ上
のＦＴＰを使用しているルーチン（ｓｏｉ）は、例えば
サブルーチンコール（５０４）が存在すると１次の内部
ルーチン処理（５０２）を行なう。
のＦＴＰを使用しているルーチン（ｓｏｉ）は、例えば
サブルーチンコール（５０４）が存在すると１次の内部
ルーチン処理（５０２）を行なう。
内部ルーチン処理は、レジスタセーブ（５０６）を行な
い、プログラムｍのＦＴＰをアドレスレジスタに格納し
く５０７）プログラムカウンタをセーブして該当サブル
−チンへサブルーチンジャンプを行なう、（５０８）本
実施例によれば、バージョンアップ等に耐えられる柔軟
なシステムとなり、かつ立上げの短縮化が図れる効果が
ある。
い、プログラムｍのＦＴＰをアドレスレジスタに格納し
く５０７）プログラムカウンタをセーブして該当サブル
−チンへサブルーチンジャンプを行なう、（５０８）本
実施例によれば、バージョンアップ等に耐えられる柔軟
なシステムとなり、かつ立上げの短縮化が図れる効果が
ある。
本発明によれば、プログラムのバージョンアップ及び保
守がＲＡＭ上のプログラムロードのみで行なえるので、
システムを柔軟に追加変更が可能となる効果がある。
守がＲＡＭ上のプログラムロードのみで行なえるので、
システムを柔軟に追加変更が可能となる効果がある。
また一方、立上げ時間の短縮は、現在約５０ＫＢ／１ボ
ードのプログラムを持っており、ＲＡＭ上へプログラム
ダウンロードする時間はＲＡＭのライト／リード、コン
ベア時間を含めると、１バイト当り２０μｓの時間がか
かるゆえ約１秒／１システムとなる。現在、ＭＡＸ７枚
のシステムが入ったとして、少なくとも７秒の時間短縮
を図れるという効果がある。
ードのプログラムを持っており、ＲＡＭ上へプログラム
ダウンロードする時間はＲＡＭのライト／リード、コン
ベア時間を含めると、１バイト当り２０μｓの時間がか
かるゆえ約１秒／１システムとなる。現在、ＭＡＸ７枚
のシステムが入ったとして、少なくとも７秒の時間短縮
を図れるという効果がある。
第１図はシステム構成と動作を示す図、第２図はＲＡＭ
上へプログラムを入れた時の動作図、第３図はイニシャ
ル時の処理を示す図、第４図はプログラムの変更方式を
示す図、第５図は実際の処理フローを示す図である。 １０１・・・ＣＰＵ （中央処理装置）、１０２・・・
ＭＭＵ （メモリマネージメントユニット）、１０３・
・・メインメモリ、１０４・・・システムバス、１０５
・・・・・・マイコンシステムのシステムバスコントロ
ーラ、１０６・・・バッファ、１０９・・・ＭＰＵ寥 口 図 嘉２ ＄４ｒｉＪ 慕
上へプログラムを入れた時の動作図、第３図はイニシャ
ル時の処理を示す図、第４図はプログラムの変更方式を
示す図、第５図は実際の処理フローを示す図である。 １０１・・・ＣＰＵ （中央処理装置）、１０２・・・
ＭＭＵ （メモリマネージメントユニット）、１０３・
・・メインメモリ、１０４・・・システムバス、１０５
・・・・・・マイコンシステムのシステムバスコントロ
ーラ、１０６・・・バッファ、１０９・・・ＭＰＵ寥 口 図 嘉２ ＄４ｒｉＪ 慕
Claims (1)
- 【特許請求の範囲】 １、不揮発性メモリと揮発性メモリと該２種メモリをイ
ンストラクションとして動作可能なマイクロプロセサを
持つマイコンシステムに於いて、該不揮発性メモリ上に
プログラムのインデックス（例えばトップアドレス）を
規則的に記憶しておき、立上げ時に該インデックスを揮
発性メモリへ複写し、該揮発性メモリ上に複写されたプ
ログラムのインデックスを参照しプログラム動作させる
ことを特徴とするマイクロプログラム制御方式。 ２、上記マイコンシステムを制御するＣＰＵと揮発性メ
モリへダウンロードするプログラムを記憶するメモリと
オートローダーを持つシステムに於いて、該プログラム
をダウンロードし、かつ該インデックスをオートローダ
ーに書き替える機能を持たせることを特徴とするシステ
ム。 ３、請求項１に於いて、不揮発性メモリ又は揮発性メモ
リ又は不揮発性メモリ揮発性メモリ両方を１チップマイ
コンにし、請求項１と同等のシステム構成をとるマイコ
ンシステムに於いて、請求項１と同様の方式を特徴とす
るマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316391A JPH02162446A (ja) | 1988-12-16 | 1988-12-16 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63316391A JPH02162446A (ja) | 1988-12-16 | 1988-12-16 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162446A true JPH02162446A (ja) | 1990-06-22 |
Family
ID=18076558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63316391A Pending JPH02162446A (ja) | 1988-12-16 | 1988-12-16 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162446A (ja) |
-
1988
- 1988-12-16 JP JP63316391A patent/JPH02162446A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6308265B1 (en) | Protection of boot block code while allowing write accesses to the boot block | |
| US6148441A (en) | Method for reprogramming flash ROM in a personal computer implementing an EISA bus system | |
| US6209088B1 (en) | Computer hibernation implemented by a computer operating system | |
| US20040044997A1 (en) | Method and apparatus for downloading executable code in a non-disruptive manner | |
| US5825649A (en) | Kernel substitution method in multi-processor system and multi-processor system having kernel substitution function | |
| JPH0291749A (ja) | 不揮発型半導体メモリ装置 | |
| US7409538B2 (en) | Update in-use flash memory without external interfaces | |
| JP2850808B2 (ja) | データ処理装置およびデータ処理方法 | |
| US6314024B1 (en) | Data processing apparatus | |
| JP3918434B2 (ja) | 情報処理装置 | |
| JPH02162446A (ja) | マイクロプログラム制御方式 | |
| JP2001331379A (ja) | フラッシュメモリ更新プログラムの書き換え方法及び装置 | |
| JPS62249231A (ja) | マイクロプログラム制御処理方式 | |
| JPH1153249A (ja) | メモリ管理方法 | |
| JPS61115155A (ja) | 情報処理装置の制御方式 | |
| KR100436003B1 (ko) | 디바이스드라이버적재방법 | |
| JPH01124041A (ja) | 情報処理装置 | |
| JPH10228373A (ja) | 書き換え可能なｒｏｍの制御方法 | |
| CN112463192A (zh) | 一种高通平台私有镜像升级方法及终端 | |
| JPS6213704B2 (ja) | ||
| JPS5941030A (ja) | マイクロコンピユ−タシステム | |
| JPH1040094A (ja) | ファームウエアのプログラム制御装置 | |
| JPH02236723A (ja) | ソフトウェアパッチ修正方式 | |
| JPH02129745A (ja) | コンピュータ | |
| JPS5990295A (ja) | 主記憶装置のバツクアツプ方式 |