JPH02163807A - 力率改善装置の起動方法及び装置 - Google Patents
力率改善装置の起動方法及び装置Info
- Publication number
- JPH02163807A JPH02163807A JP31878588A JP31878588A JPH02163807A JP H02163807 A JPH02163807 A JP H02163807A JP 31878588 A JP31878588 A JP 31878588A JP 31878588 A JP31878588 A JP 31878588A JP H02163807 A JPH02163807 A JP H02163807A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- voltage
- power factor
- capacitor
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 230000006378 damage Effects 0.000 abstract description 4
- 238000007599 discharging Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000035939 shock Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は力率改善装置に関し、特に、その起動方法及
び起動回路に関するものである。
び起動回路に関するものである。
本願出願人は、特開昭５９−５９０２３公報にて、以下
のような力率改善装置を開示している。
のような力率改善装置を開示している。
すなわち、第３図に示すようにダイオード５（５ａ、５
ｂ、５Ｃ）とサイリスタ６ （６ａ、６ｂ、６ｃ）の
逆並列部に進相コンデンサ１ （１ａ、１ｂ、ｌｃ）と
リアクトル２ （２ａ、２ｂ、２ｅ）〔以下ｌ相分の構
成、動作について扱うときは、ａ、ｂ、ｃのサフィック
スを省略する〕を直列に接、鋳した直列回路をデルタ結
線して、母線に接続し、負荷が投入された後、線間電圧
Ｖｍが最大になったとき、制御回路７によってサイリス
タ６を導通させるようになっている。すなわち、進相コ
ンデンサ１はダイオード５によって、第３図（ａ）の線
間電圧Ｖｍの最大値ｖ０に充電されており（第３図（ｂ
）） 、時刻Ｔ０で負荷が投入された後、線間電圧Ｖｍ
が最大値Ｖ、になる時刻Ｔ。
ｂ、５Ｃ）とサイリスタ６ （６ａ、６ｂ、６ｃ）の
逆並列部に進相コンデンサ１ （１ａ、１ｂ、ｌｃ）と
リアクトル２ （２ａ、２ｂ、２ｅ）〔以下ｌ相分の構
成、動作について扱うときは、ａ、ｂ、ｃのサフィック
スを省略する〕を直列に接、鋳した直列回路をデルタ結
線して、母線に接続し、負荷が投入された後、線間電圧
Ｖｍが最大になったとき、制御回路７によってサイリス
タ６を導通させるようになっている。すなわち、進相コ
ンデンサ１はダイオード５によって、第３図（ａ）の線
間電圧Ｖｍの最大値ｖ０に充電されており（第３図（ｂ
）） 、時刻Ｔ０で負荷が投入された後、線間電圧Ｖｍ
が最大値Ｖ、になる時刻Ｔ。
で制御回路７がゲート電圧Ｖｇ（第３図（ｅ））をサイ
リスタ６のゲートに印加し、サイリスタ６を導通させる
。これによって第３図（ｃ）に示すように進相コンデン
サｌが作動して力率の改善を行う、サイリスタ６の導通
している時刻Ｔｚで負荷が母線から切り離されると、そ
の半サイクルが終了する時刻Ｔ、で進相コンデンサｌに
流れる電流１ｃは零になる。また、ダイオード５が導通
している時刻Ｔ４で、負荷が母線から切り離されたとき
も、上記時刻Ｔ、で電流１ｃは零になる。また、負荷を
母線と接続し、あるいは、切り離す向後にサイリスタ６
の両端にかかる電圧Ｖｓは第３図（ｄ）の如＜２Ｖ。と
なり、又、サイリスタ６が導通して電流１ｃが流れてい
るときは、零となる。
リスタ６のゲートに印加し、サイリスタ６を導通させる
。これによって第３図（ｃ）に示すように進相コンデン
サｌが作動して力率の改善を行う、サイリスタ６の導通
している時刻Ｔｚで負荷が母線から切り離されると、そ
の半サイクルが終了する時刻Ｔ、で進相コンデンサｌに
流れる電流１ｃは零になる。また、ダイオード５が導通
している時刻Ｔ４で、負荷が母線から切り離されたとき
も、上記時刻Ｔ、で電流１ｃは零になる。また、負荷を
母線と接続し、あるいは、切り離す向後にサイリスタ６
の両端にかかる電圧Ｖｓは第３図（ｄ）の如＜２Ｖ。と
なり、又、サイリスタ６が導通して電流１ｃが流れてい
るときは、零となる。
上記の説明からも明らかなように、この装置は原理的に
はコンデンサの充電電圧と線間電圧が略等しい時にコン
デンサが線間に投入されるために衝撃電圧等波形のみだ
れの原因となるような現象が少なく、従ってサイリスタ
に過大な電流が流れないのでサイリスタを破壊すること
もない。
はコンデンサの充電電圧と線間電圧が略等しい時にコン
デンサが線間に投入されるために衝撃電圧等波形のみだ
れの原因となるような現象が少なく、従ってサイリスタ
に過大な電流が流れないのでサイリスタを破壊すること
もない。
しかしながら、上記原理は線間電圧Ｖｍが変動しないこ
とを前提として成り立つものであって、現実には負荷を
母線に投入したとき、あるいは負荷を増加させたときは
線間電圧Ｖｍが変動し、後に詳しく説明するように進相
コンデンサの充電電圧と母線のピーク時が一致しなくな
り、サイリスタが導通したときに衝撃電流が流れ、サイ
リスタを破壊するおそれがあると同時に、母線の電圧波
形を乱し、周辺の機器例えばコンピュータに多大の悪影
響を及ぼす。
とを前提として成り立つものであって、現実には負荷を
母線に投入したとき、あるいは負荷を増加させたときは
線間電圧Ｖｍが変動し、後に詳しく説明するように進相
コンデンサの充電電圧と母線のピーク時が一致しなくな
り、サイリスタが導通したときに衝撃電流が流れ、サイ
リスタを破壊するおそれがあると同時に、母線の電圧波
形を乱し、周辺の機器例えばコンピュータに多大の悪影
響を及ぼす。
この発明は上記従来の事情に鑑みて提案されたものであ
って、母線に波形の歪みを生じさせず且つ、サイリスタ
の破壊が生ずることがない力率改善装置の起動方法と起
動装置を提供することを目的とする。
って、母線に波形の歪みを生じさせず且つ、サイリスタ
の破壊が生ずることがない力率改善装置の起動方法と起
動装置を提供することを目的とする。
この発明は上記目的を達成するために以下の手段を採用
している。すなわち、ダイオードとサイリスタとの逆並
列回路と進相コンデンサの直列回路をデルタ結線した力
率改善装置において、負荷投入後、上記逆並列回路両端
の電圧が、零付近の所定値になったときにサイリスタを
導通させるようにしたものである。
している。すなわち、ダイオードとサイリスタとの逆並
列回路と進相コンデンサの直列回路をデルタ結線した力
率改善装置において、負荷投入後、上記逆並列回路両端
の電圧が、零付近の所定値になったときにサイリスタを
導通させるようにしたものである。
このために、上記逆並列回路の電圧が零付近の所定値以
下になったときにサイリスタを起動するためのトリガを
発生するサイリスタ制御回路と、母線に負荷が接続され
たときにサイリスタ制御回路を作動状態にするスイッチ
回路よりなる構成としている。
下になったときにサイリスタを起動するためのトリガを
発生するサイリスタ制御回路と、母線に負荷が接続され
たときにサイリスタ制御回路を作動状態にするスイッチ
回路よりなる構成としている。
上記デルタ結線を構成する各直列回路にはリアクトルが
含まれる場合があり、又、該リアクトルはデルタ結線と
母線間に接続されることもある。
含まれる場合があり、又、該リアクトルはデルタ結線と
母線間に接続されることもある。
時刻Ｔ０で負荷が母線に接続されたとき、第１図に示す
ように線間電圧Ｖｍが低下するが、ダイオード５を介し
て進相コンデンサ１に貯えられた電荷によるコンデンサ
電圧Ｖｃは線間電圧Ｖｍの変化に即応しない。従って、
サイリスタ６の両端電圧の最小値は第１図（ｄ）に示す
ようにＶｃ−Ｖｍとなり、この値は経済的に漸減するが
時刻１゛。で瞬時に零にはならない。従って、この時点
でサイリスタを導通させると衝撃電流の原因となる。
ように線間電圧Ｖｍが低下するが、ダイオード５を介し
て進相コンデンサ１に貯えられた電荷によるコンデンサ
電圧Ｖｃは線間電圧Ｖｍの変化に即応しない。従って、
サイリスタ６の両端電圧の最小値は第１図（ｄ）に示す
ようにＶｃ−Ｖｍとなり、この値は経済的に漸減するが
時刻１゛。で瞬時に零にはならない。従って、この時点
でサイリスタを導通させると衝撃電流の原因となる。
進相コンデンサ１の両端は図示しない放電抵抗で接続さ
れているので、上記電荷は該放電抵抗を介して潜時放電
し、所定の時間Ｔ１で線間電圧Ｖｒｒ＋の最大値■。と
一致する。このときサイリスタ制御回路が作動してサイ
リスタ６を導通させる。
れているので、上記電荷は該放電抵抗を介して潜時放電
し、所定の時間Ｔ１で線間電圧Ｖｒｒ＋の最大値■。と
一致する。このときサイリスタ制御回路が作動してサイ
リスタ６を導通させる。
第２図はこの発明を実施する回路を示したブロツク図で
ある。ダイオード５ （５ａ、５ｂ、５Ｃ）とサイリス
タ６ （６ａ、６ｂ、６ｃ）との逆並列部６と進相コン
デンサ１と更にリアクトル２との直列回路が各相間に挿
入されてデルタ結線され、母線に接続される。
ある。ダイオード５ （５ａ、５ｂ、５Ｃ）とサイリス
タ６ （６ａ、６ｂ、６ｃ）との逆並列部６と進相コン
デンサ１と更にリアクトル２との直列回路が各相間に挿
入されてデルタ結線され、母線に接続される。
上記、サイリスタ６の両端の電圧は第２図（ａ）、（ｂ
）に示すようにサイリスタ制御回路１０（１０ａ、１０
ｂ、１０ｃ）の端子■、■に入力され、ここで１／ｎ
（ｎは任意の正の数）に分圧されて零付近の基準電圧（
例えば７／ｎＶｏｌ【）と比較される。上記分圧された
電圧が基準電圧より低くなると（時刻ＴＩ）サイリスタ
制御回路ｌＯがゲート電圧Ｖｇを出力してサイリスタが
導通ずるようになっている。
）に示すようにサイリスタ制御回路１０（１０ａ、１０
ｂ、１０ｃ）の端子■、■に入力され、ここで１／ｎ
（ｎは任意の正の数）に分圧されて零付近の基準電圧（
例えば７／ｎＶｏｌ【）と比較される。上記分圧された
電圧が基準電圧より低くなると（時刻ＴＩ）サイリスタ
制御回路ｌＯがゲート電圧Ｖｇを出力してサイリスタが
導通ずるようになっている。
上記、進相コンデンサ１は基本的には負荷が投入された
ときに線間に接続される。しかしながら、負荷電流が少
ないときは、負荷の電流遅れはさほど問題とはならない
。また、負荷のインピーダンス値が小さいときは負荷が
大きくなっても電流遅れが問題とならない場合がある。
ときに線間に接続される。しかしながら、負荷電流が少
ないときは、負荷の電流遅れはさほど問題とはならない
。また、負荷のインピーダンス値が小さいときは負荷が
大きくなっても電流遅れが問題とならない場合がある。
従って、進相コンデンサｌの母線への接続（サイリスタ
６を導通ずることによる）するべき条件は負荷の大きさ
によって異なることになる。
６を導通ずることによる）するべき条件は負荷の大きさ
によって異なることになる。
そこで、上記サイリスタ制御回路１０は下記スイッチ回
路２０によって負荷電流が該負荷に固有の規準の値以上
になったときに投入される。すなわち、母線に配置され
た電流トランス２１の出力は整流手段２４で整流されて
コンパレータ２２の一方の人力となる。また、このコン
パレータ２２の他方の入力には負荷に固有の作動レベル
を設定するためのレベル設定手段２３の出力が入力され
ている。
路２０によって負荷電流が該負荷に固有の規準の値以上
になったときに投入される。すなわち、母線に配置され
た電流トランス２１の出力は整流手段２４で整流されて
コンパレータ２２の一方の人力となる。また、このコン
パレータ２２の他方の入力には負荷に固有の作動レベル
を設定するためのレベル設定手段２３の出力が入力され
ている。
これによって、負荷電流がその負荷に応じた特定の値以
上になったとき、すなわち整流手段２４の出力電圧がレ
ベル設定手段２３の電圧レベルより大きくなったときに
、コンパレータ２２の出力を負にし、ホトカブラ２５ａ
、２５ｂ、２５ｃの発光ダイオードを発光する。これに
よって、サイリスタ制御回路１０のスイッチがＯＮされ
た状態となる。この状態で前記のようにサイリスタ６の
両端電圧が前記規準電圧より低くなった時にサイリスタ
制御回路１０が作動してサイリスタ６を導通する。
上になったとき、すなわち整流手段２４の出力電圧がレ
ベル設定手段２３の電圧レベルより大きくなったときに
、コンパレータ２２の出力を負にし、ホトカブラ２５ａ
、２５ｂ、２５ｃの発光ダイオードを発光する。これに
よって、サイリスタ制御回路１０のスイッチがＯＮされ
た状態となる。この状態で前記のようにサイリスタ６の
両端電圧が前記規準電圧より低くなった時にサイリスタ
制御回路１０が作動してサイリスタ６を導通する。
上記構成により、サイリスタ制御回路１０を作動状態に
するに足る負荷が母線に接、読されると第１図（ａ）に
示すように、電圧低下が生じる。
するに足る負荷が母線に接、読されると第１図（ａ）に
示すように、電圧低下が生じる。
方、負荷投入前にダイオード５を介して、既に線間電圧
の最大値■。に充電されている進相コンデンサ１の電荷
は該進相コンデンサ１に並列に接続された放電抵抗（図
示しない）によって放電し、徐々に電圧を低下させるが
、上記線間電圧Ｖｍの変・肋に追従するほど早くは放電
しない。従って第１図に示すように変動した線間電圧の
最大値■。
の最大値■。に充電されている進相コンデンサ１の電荷
は該進相コンデンサ１に並列に接続された放電抵抗（図
示しない）によって放電し、徐々に電圧を低下させるが
、上記線間電圧Ｖｍの変・肋に追従するほど早くは放電
しない。従って第１図に示すように変動した線間電圧の
最大値■。
と進相コンデンサ１の電圧Ｖｃとの間に電位差■（Ｖ、
＝Ｖ、−Ｖｍ）ができ、サイリスタ６の両端電圧は零に
ならない。従って、この時点でサイリスタ６を導通させ
ると上記電位差■、によって、サイリスタ６が破壊され
るおそれがあり、また、譬えサイリスタ６が破壊されな
くても、母線の電圧波形を乱し周辺機器に悪影響を及ば
ずことになる。
＝Ｖ、−Ｖｍ）ができ、サイリスタ６の両端電圧は零に
ならない。従って、この時点でサイリスタ６を導通させ
ると上記電位差■、によって、サイリスタ６が破壊され
るおそれがあり、また、譬えサイリスタ６が破壊されな
くても、母線の電圧波形を乱し周辺機器に悪影響を及ば
ずことになる。
そこで前記サイリスタ制御回路１０の基準電圧は７／ｎ
Ｖｏｌｔ以下に設定され、進相コンデンサ１の電荷が該
進相コンデンサ１に並列に接続された放電抵抗によって
放電され、上記電位差Ｖ。
Ｖｏｌｔ以下に設定され、進相コンデンサ１の電荷が該
進相コンデンサ１に並列に接続された放電抵抗によって
放電され、上記電位差Ｖ。
が基準電圧以下になったときに、ゲート電圧Ｖｇをサイ
リスタ１１に印加するようになっている。
リスタ１１に印加するようになっている。
上記において、リアクトル２がデルタ結線に含まれる場
合について説明したが、リアクトル２をデルタ結線に含
まないようにし、デルタ結線は母線との間に挿入する構
成としてもよい。
合について説明したが、リアクトル２をデルタ結線に含
まないようにし、デルタ結線は母線との間に挿入する構
成としてもよい。
以上説明したように、この発明は負荷投入（買増の場合
も含む）時の電源電圧の変動に伴う進相コンデンサの残
留電荷の放電を待って、サイリスタを導通させるように
しているので、サイリスタに衝撃電流が流れることがな
くサイリスタの破壊を防止でき、しかも電＃線路の波形
を乱すことがないので周辺機器に悪影響を及ぼさない。
も含む）時の電源電圧の変動に伴う進相コンデンサの残
留電荷の放電を待って、サイリスタを導通させるように
しているので、サイリスタに衝撃電流が流れることがな
くサイリスタの破壊を防止でき、しかも電＃線路の波形
を乱すことがないので周辺機器に悪影響を及ぼさない。
第１図はこの発明の作動状態を示す波形図、第２図はこ
の発明を実施するための装置を示す回路図、第３図は従
来例を示す回路図、第４図は従来例の波形図である。 図中、 １ （ｌａＳ ｌｂ、Ｌｃ） ・＝進相’：Ｊ７デ７
”ｊ”、２ （２ａ、２ｂ、２ ｃ ） −リアクトル
、５ （５ａ、５ｂ、５ｃ）−・ダイオード、６ （６
ａ、６ ｂ、 ６ Ｃ）−＝・サイリスタ、１０ （
１０ａ、ＩＯｂ、ｌ０ｃ）−・・サイリスタ制御回路、
２０ ・・・スイッチ回路。 一 （ａ） （ｂ）
の発明を実施するための装置を示す回路図、第３図は従
来例を示す回路図、第４図は従来例の波形図である。 図中、 １ （ｌａＳ ｌｂ、Ｌｃ） ・＝進相’：Ｊ７デ７
”ｊ”、２ （２ａ、２ｂ、２ ｃ ） −リアクトル
、５ （５ａ、５ｂ、５ｃ）−・ダイオード、６ （６
ａ、６ ｂ、 ６ Ｃ）−＝・サイリスタ、１０ （
１０ａ、ＩＯｂ、ｌ０ｃ）−・・サイリスタ制御回路、
２０ ・・・スイッチ回路。 一 （ａ） （ｂ）
Claims (1)
- 【特許請求の範囲】 〔１〕ダイオードとサイリスタとの逆並列部と進相コン
デンサとリアクトルとの直列回路をデルタ結線した力率
改善装置において、 負荷投入後、上記サイリスタ両端の電圧が、零付近の所
定値になったときにサイリスタを導通させることを特徴
とする力率改善装置の起動方法。 〔２〕デルタ結線がリアクトルを含まない請求項１に記
載の力率改善装置の起動方法及び装置。 〔３〕ダイオードとサイリスタとの逆並列回路と進相コ
ンデンサとリアクトルとの直列回路をデルタ結線した力
率改善装置において、 上記逆並列回路の電圧が零付近の所定値以下になったと
きにサイリスタを起動するためのサイリスタ制御回路と
、 母線に負荷が接続されたときにサイリスタ制御回路を作
動状態にするスイッチ回路よりなる力率改善装置の起動
装置。 〔４〕デルタ結線がリアクトルを含まない請求項３に記
載の力率改善装置の起動方法及び装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31878588A JPH02163807A (ja) | 1988-12-16 | 1988-12-16 | 力率改善装置の起動方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31878588A JPH02163807A (ja) | 1988-12-16 | 1988-12-16 | 力率改善装置の起動方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02163807A true JPH02163807A (ja) | 1990-06-25 |
Family
ID=18102915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31878588A Pending JPH02163807A (ja) | 1988-12-16 | 1988-12-16 | 力率改善装置の起動方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02163807A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834430A (ja) * | 1971-09-07 | 1973-05-18 | ||
| JPS4912936A (ja) * | 1972-05-17 | 1974-02-04 | ||
| JPS6057820B2 (ja) * | 1976-06-23 | 1985-12-17 | 小野塚 祐一郎 | 大豆類の吸水および酵素処理法 |
| JPS62209603A (ja) * | 1986-03-11 | 1987-09-14 | Toshiba Corp | 無効電力補償装置 |
-
1988
- 1988-12-16 JP JP31878588A patent/JPH02163807A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4834430A (ja) * | 1971-09-07 | 1973-05-18 | ||
| JPS4912936A (ja) * | 1972-05-17 | 1974-02-04 | ||
| JPS6057820B2 (ja) * | 1976-06-23 | 1985-12-17 | 小野塚 祐一郎 | 大豆類の吸水および酵素処理法 |
| JPS62209603A (ja) * | 1986-03-11 | 1987-09-14 | Toshiba Corp | 無効電力補償装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4051425A (en) | Ac to dc power supply circuit | |
| US5402058A (en) | Method and apparatus for controlling discharge of a thyristor-switched capacitor | |
| US3629622A (en) | Switching regulator having a low dissipation current overload detection device | |
| JPS58108967A (ja) | スイツチングレギユレ−タ | |
| US4849873A (en) | Active snubber for an inverter | |
| US4305107A (en) | DC Interrupting apparatus | |
| US4635181A (en) | Bridge circuit for reduced switching losses | |
| US4405975A (en) | Power supply start-up circuit | |
| JPS5996830A (ja) | 静止型無効電力発生器 | |
| US4882665A (en) | High frequency, high power, power supply | |
| US4876497A (en) | Power factor corrector | |
| US3967138A (en) | Device for firing thyristor | |
| EP0314808B1 (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
| JPS5892015A (ja) | スイツチングレギユレ−タ | |
| JPH0334094B2 (ja) | ||
| JP2738262B2 (ja) | サイリスタスイッチ装置 | |
| JPS61147318A (ja) | 電源装置 | |
| KR101748852B1 (ko) | 단락 감지 회로 | |
| JPS59201636A (ja) | 突入電流抑制装置 | |
| SU797087A1 (ru) | Устройство дл питани установкиТлЕющЕгО РАзР дА | |
| JPH01302882A (ja) | パルス放電レーザ用電源装置 | |
| JPS6210714A (ja) | サイリスタ制御コンデンサ | |
| JPH0373175B2 (ja) | ||
| SU748382A1 (ru) | Тиристорный стабилизатор посто нного напр жени | |
| JPS6028835A (ja) | 電気集塵用パルス電源 |