JPH02163834A - マルチ・タスク処理方式 - Google Patents
マルチ・タスク処理方式Info
- Publication number
- JPH02163834A JPH02163834A JP31777888A JP31777888A JPH02163834A JP H02163834 A JPH02163834 A JP H02163834A JP 31777888 A JP31777888 A JP 31777888A JP 31777888 A JP31777888 A JP 31777888A JP H02163834 A JPH02163834 A JP H02163834A
- Authority
- JP
- Japan
- Prior art keywords
- register
- task
- group
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ処理に必要な演算・制御を行う中央処
理装置に関し、特にマルチ・タスク処理を行う中央処理
装置のマルチ・タスク処理方式に関するものである。
理装置に関し、特にマルチ・タスク処理を行う中央処理
装置のマルチ・タスク処理方式に関するものである。
Ｃ従来の技術）
第３図は従来のマルチ・タスク処理方式を説明するため
のブロック図であり、特に計算機システムにおけるタス
ク・スイッチングによるＣＰＵ（中央処理装置）内の各
種レジスタの内容のセーブやリストアされる様子を簡単
に示したものである。図において、１はデータ処理に必
要な演算・制御を行うＣＰＵ、２はプログラム・ステー
タス・ワードをセットするプログラム・ステータス・ワ
ード・レジスタ（ＰＳＷ ＲＥＧ） 、３はプログラ
ム・マツピングするために使用されるベース・レジスタ
（ＢＡＳＥＲＥＧ）群、４は同じくプログラム・マツピ
ングするために使用されるインデックス・レジスタ（ｉ
ｎｄｅｘ Ｒｅｇｉｓｔｅｒ）群、５はプログラム実行
処理の際に使用される汎用レジスタ（Ｇ ＲＲＥ Ｇ）
群である。６はＣＰＵ１やチャネル装置（図示せず）等
と主記憶装置７とを接、鋳するためのメモリ・バス（Ｍ
−ＢＵＳ）であるａ Ｔａ５ｋｏ、Ｔａ５ｋ＋、＝−、
Ｔａ５ｋｔは主記憶装置７上に論理的に展開されたタス
クのメモリ配置を示す。
のブロック図であり、特に計算機システムにおけるタス
ク・スイッチングによるＣＰＵ（中央処理装置）内の各
種レジスタの内容のセーブやリストアされる様子を簡単
に示したものである。図において、１はデータ処理に必
要な演算・制御を行うＣＰＵ、２はプログラム・ステー
タス・ワードをセットするプログラム・ステータス・ワ
ード・レジスタ（ＰＳＷ ＲＥＧ） 、３はプログラ
ム・マツピングするために使用されるベース・レジスタ
（ＢＡＳＥＲＥＧ）群、４は同じくプログラム・マツピ
ングするために使用されるインデックス・レジスタ（ｉ
ｎｄｅｘ Ｒｅｇｉｓｔｅｒ）群、５はプログラム実行
処理の際に使用される汎用レジスタ（Ｇ ＲＲＥ Ｇ）
群である。６はＣＰＵ１やチャネル装置（図示せず）等
と主記憶装置７とを接、鋳するためのメモリ・バス（Ｍ
−ＢＵＳ）であるａ Ｔａ５ｋｏ、Ｔａ５ｋ＋、＝−、
Ｔａ５ｋｔは主記憶装置７上に論理的に展開されたタス
クのメモリ配置を示す。
次に動作について説明する。ここでは、マルチ・タスク
環境においてタスクの切り換え、即ちタスク・スイッチ
ングが行われる時の最もプリミティブなオペレーション
について説明する。まず、現在ＣＰＵＩによって実行さ
れているタスクＴａ５ｋａに対し、オペレーティング・
システムが他の待ち行列中にエントリされているタスク
Ｔａ５Ｊを起動しようとする。オペレーティング・シス
テムは最初に現在実行中のタスクの処理を一時中断し、
次にタスクＴａ５ｋｏを再起動・再処理するのに必要と
されるステータス・ワード・レジスタ２、ベース・レジ
スタ群３、インデックス・レジスタ群４およびカレント
・ワークの汎用レジスタ群５の各内容をメモリ・バス６
を介して主記憶装置７内のタスクＴａ５ｋｏのセーブエ
リア（図中斜線部）に退避させ、次に起動しようとする
タスクＴａ５Ｊのセーブエリア（Ｔａｓｋｌの領域の斜
線部）より中央処理装置１の汎用レジスタ群５、ベース
・レジスタ群３およびインデックス・レジスタ群４に該
当レジスタの内容を再ロード（リス、ドア）し、次いで
ステータス・ワード・レジスタ２の内容をリストアする
ことでタスクＴａ５ｋｔの処理が再実行される。このよ
うにオペレーティング・システムは、現在実行中のタス
クから次に実行しようとするタスクに切り換える毎に、
中央処理装置１内の各種レジスタの内容を主記憶装置７
にセーブしたり主記憶装置７からロードしたりする。
環境においてタスクの切り換え、即ちタスク・スイッチ
ングが行われる時の最もプリミティブなオペレーション
について説明する。まず、現在ＣＰＵＩによって実行さ
れているタスクＴａ５ｋａに対し、オペレーティング・
システムが他の待ち行列中にエントリされているタスク
Ｔａ５Ｊを起動しようとする。オペレーティング・シス
テムは最初に現在実行中のタスクの処理を一時中断し、
次にタスクＴａ５ｋｏを再起動・再処理するのに必要と
されるステータス・ワード・レジスタ２、ベース・レジ
スタ群３、インデックス・レジスタ群４およびカレント
・ワークの汎用レジスタ群５の各内容をメモリ・バス６
を介して主記憶装置７内のタスクＴａ５ｋｏのセーブエ
リア（図中斜線部）に退避させ、次に起動しようとする
タスクＴａ５Ｊのセーブエリア（Ｔａｓｋｌの領域の斜
線部）より中央処理装置１の汎用レジスタ群５、ベース
・レジスタ群３およびインデックス・レジスタ群４に該
当レジスタの内容を再ロード（リス、ドア）し、次いで
ステータス・ワード・レジスタ２の内容をリストアする
ことでタスクＴａ５ｋｔの処理が再実行される。このよ
うにオペレーティング・システムは、現在実行中のタス
クから次に実行しようとするタスクに切り換える毎に、
中央処理装置１内の各種レジスタの内容を主記憶装置７
にセーブしたり主記憶装置７からロードしたりする。
従来のマルチ・タスク処理方式は以上のように動作する
ので、タスク・スイッチングが発生する毎にオペレーテ
ィング・システムが中央処理装置内の各種レジスタの内
容を主記憶装置との間でセーブやりストアを行わなけれ
ばならず、しかも主記憶装置に対するオペレーションが
介入することでハードウェアのオーバーヘッドを減少さ
せるのが難しいという問題点があった。
ので、タスク・スイッチングが発生する毎にオペレーテ
ィング・システムが中央処理装置内の各種レジスタの内
容を主記憶装置との間でセーブやりストアを行わなけれ
ばならず、しかも主記憶装置に対するオペレーションが
介入することでハードウェアのオーバーヘッドを減少さ
せるのが難しいという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、オペレーティング・システムによる中央処理
装置内部の各種レジスタ内容の主記憶装置との間のセー
ブやロードを極力減らし、ハードウェア的に主記憶装置
を介さずとも中央処理装置内部の各種レジスタの内容の
変更を可能とすることによってハードウェアのオーバー
ヘッドを大幅に削減し、タスク・スイッチングの高速化
を図れるマルチ・タスク処理方式を提供することを目的
とする。
たもので、オペレーティング・システムによる中央処理
装置内部の各種レジスタ内容の主記憶装置との間のセー
ブやロードを極力減らし、ハードウェア的に主記憶装置
を介さずとも中央処理装置内部の各種レジスタの内容の
変更を可能とすることによってハードウェアのオーバー
ヘッドを大幅に削減し、タスク・スイッチングの高速化
を図れるマルチ・タスク処理方式を提供することを目的
とする。
（課題を解決するための手段〕
この発明に係るマルチ・タスク処理方式は、タスクを実
行するために必要とされる各種レジスタ群１２をタスク
毎に複数組中央処理装置に用意し、この複数組のグルー
プの中から中央処理装置１０によって実行されるタスク
に対応した任意のグループを選択・使用するためのグル
ープ・ポインタをセットするグループ・ポインタ・レジ
スタ１１を設け、オペレーティング・システム９によっ
てグループ・ポインタを指定し、実行すべきタスクに必
要とされる中央処理装置１０内の各種レジスタ群１２の
グループを選択し、この選択されたグループの各種レジ
スタ群１２を使ってタスクを実行することを特徴とする
ものである。
行するために必要とされる各種レジスタ群１２をタスク
毎に複数組中央処理装置に用意し、この複数組のグルー
プの中から中央処理装置１０によって実行されるタスク
に対応した任意のグループを選択・使用するためのグル
ープ・ポインタをセットするグループ・ポインタ・レジ
スタ１１を設け、オペレーティング・システム９によっ
てグループ・ポインタを指定し、実行すべきタスクに必
要とされる中央処理装置１０内の各種レジスタ群１２の
グループを選択し、この選択されたグループの各種レジ
スタ群１２を使ってタスクを実行することを特徴とする
ものである。
このマルチ・タスク処理方式において、実行すべきタス
クの切り換え時、オペレーティング・システム９はその
実行すべきタスクに対応する各種レジスタ群１２のグル
ープを選択・使用するためのグループ・ポインタを指定
しグループ・ポインタ・レジスタ１１にセットし、中央
処理装置１０はそのセットされたグループ・ポインタに
従って各種レジスタ群１２のグループを選択し、そのグ
ループの各種レジスタ群１２の内容を使ってタスクを実
行する。
クの切り換え時、オペレーティング・システム９はその
実行すべきタスクに対応する各種レジスタ群１２のグル
ープを選択・使用するためのグループ・ポインタを指定
しグループ・ポインタ・レジスタ１１にセットし、中央
処理装置１０はそのセットされたグループ・ポインタに
従って各種レジスタ群１２のグループを選択し、そのグ
ループの各種レジスタ群１２の内容を使ってタスクを実
行する。
Ｃ発明の実施例〕
第１図はこの発明の一実施例に係るマルチ・タスク処理
方式を採用した中央処理装置の要部構成を示すブロック
図である。図において、１１は中央処理装置１０によっ
て実行されるタスクに対応した任意の各種レジスタ群の
グループを選択・使用するためのグループ・ポインタを
セットするグループ・ポインタ・レジスタ、１２はタス
クを実行するために必要とされる各種レジスタ群である
。
方式を採用した中央処理装置の要部構成を示すブロック
図である。図において、１１は中央処理装置１０によっ
て実行されるタスクに対応した任意の各種レジスタ群の
グループを選択・使用するためのグループ・ポインタを
セットするグループ・ポインタ・レジスタ、１２はタス
クを実行するために必要とされる各種レジスタ群である
。
１グループの各種レジスタ群１２は、プログラム・ステ
ータス・ワードをセットするプログラム・ステータス・
ワード・シャドウ・レジスタ（ＰＳＷＳ）と、ベース・
レジスタ（Ｂ Ａ Ｓ Ｅ ＲＥ Ｇ）と、インデッ
クス・レジスタ（ＩＮＤＥＸ ＲＥＧ）と、ジェネラ
ル・レジスタ（ＧＲＲＥＧ）・フローティング・レジス
タ（ＦＬＲＲＥＧ）と、コントロール・レジスタ（ＣＯ
ＮＴＲＯＬＲＥＧ）とから構成されている。１３．１４
は中央処理装置１０内の内部バス、１５はグループ・ポ
インタ・レジスタ１１、各種レジスタ群１２および内部
バス１３．１４以外の中央処理装置ＩＯ内の論理ブロッ
ク群、１６は中央処理装置ＩＯ内のプログラム・ステー
タス・ワード・レジスタ（ＰＳＷ ＲＥＧ）である。
ータス・ワードをセットするプログラム・ステータス・
ワード・シャドウ・レジスタ（ＰＳＷＳ）と、ベース・
レジスタ（Ｂ Ａ Ｓ Ｅ ＲＥ Ｇ）と、インデッ
クス・レジスタ（ＩＮＤＥＸ ＲＥＧ）と、ジェネラ
ル・レジスタ（ＧＲＲＥＧ）・フローティング・レジス
タ（ＦＬＲＲＥＧ）と、コントロール・レジスタ（ＣＯ
ＮＴＲＯＬＲＥＧ）とから構成されている。１３．１４
は中央処理装置１０内の内部バス、１５はグループ・ポ
インタ・レジスタ１１、各種レジスタ群１２および内部
バス１３．１４以外の中央処理装置ＩＯ内の論理ブロッ
ク群、１６は中央処理装置ＩＯ内のプログラム・ステー
タス・ワード・レジスタ（ＰＳＷ ＲＥＧ）である。
第２図は第１図にイされる複数組用意された各種レジス
タ群１２の詳細な構成図である。第２図において、２１
は中央処理装置■０に複数組用意されたプログラム・ス
テータス・ワード・シ→・ドウ・レジスタ（ＰＳＷＳ
ＲＥＧ）であり、２２はプログラム又はデータの主記
憶装置上のアドレッシングを行うためのペニス・レジス
タ（ＢＡＳＥ ＲＥＧ）であり、この実施例ではベー
ス・レジスタ２２はＢＡＳＥ ＲＥＧＯ〜３と４組有
している。２３はベース・レジスタ２２と同様、プログ
ラム又はデータの主記憶装置上の間接アドレス指定を行
うためのインデックス・レジスタ（ＩＮＤＥＸ ＲＥ
Ｇ）であり、この実施例ではＩＮＤＥＸ ＲＥＧＯ〜
３と４組有している。
タ群１２の詳細な構成図である。第２図において、２１
は中央処理装置■０に複数組用意されたプログラム・ス
テータス・ワード・シ→・ドウ・レジスタ（ＰＳＷＳ
ＲＥＧ）であり、２２はプログラム又はデータの主記
憶装置上のアドレッシングを行うためのペニス・レジス
タ（ＢＡＳＥ ＲＥＧ）であり、この実施例ではベー
ス・レジスタ２２はＢＡＳＥ ＲＥＧＯ〜３と４組有
している。２３はベース・レジスタ２２と同様、プログ
ラム又はデータの主記憶装置上の間接アドレス指定を行
うためのインデックス・レジスタ（ＩＮＤＥＸ ＲＥ
Ｇ）であり、この実施例ではＩＮＤＥＸ ＲＥＧＯ〜
３と４組有している。
２４は算術もしくは論理演算及び−時記憶として使用さ
れる汎用レジスタと浮動小数点演算を行うためのフロー
ティング・レジスタ（Ｆ Ｌ Ｒ）であり、２５はハー
ドウェアを制御するためのコントロール・レジスタおよ
びステータス・レジスタを総称したコントロール・ステ
ータス・レジスタ（ＣＮＳＴ ＲＥＧ）である。２６
はオペレーティング・システムによって実行すべきタス
クと複数組用意されたレジスタ２１〜２５群を対応付け
るためのグループ・ポインタ・レジスタであり、第１図
におけるグループ・ポインタ・レジスタ１１に相当する
ものである。２７は中央処理装置１０の実行状態を示す
プログラム・ステータス・ワード・レジスタであり、第
１図におけるプログラム・ステータス・ワード・レジス
タ１６に相当するものである。
れる汎用レジスタと浮動小数点演算を行うためのフロー
ティング・レジスタ（Ｆ Ｌ Ｒ）であり、２５はハー
ドウェアを制御するためのコントロール・レジスタおよ
びステータス・レジスタを総称したコントロール・ステ
ータス・レジスタ（ＣＮＳＴ ＲＥＧ）である。２６
はオペレーティング・システムによって実行すべきタス
クと複数組用意されたレジスタ２１〜２５群を対応付け
るためのグループ・ポインタ・レジスタであり、第１図
におけるグループ・ポインタ・レジスタ１１に相当する
ものである。２７は中央処理装置１０の実行状態を示す
プログラム・ステータス・ワード・レジスタであり、第
１図におけるプログラム・ステータス・ワード・レジス
タ１６に相当するものである。
次にこの実施例の中央処理装置１０において、タスク・
スイッチングに関する動作を第１図および第２図を参照
して説明する。まず、オペレーティング・システム９が
動作するために第１図のグループ（Ｇｒｏｕｐ） Ｏ〜
ｉのｉ＋１個の各種レジスタ群１２のうち任意の１グル
ープが割り当てられ、残り１個のグループの各種レジス
タ群１２がそれぞれ独立したタスク処理のためにオペレ
ーティング・システム９によってダイナミックに割り当
てられ、タスク実行の際使用される。新たなタスクの実
行を中央処理装置１０にかける場合、オペレーティング
・システム９が使用されていないグループの各種レジス
タ群１２を該タスクに対応付け、該タスクの実行に必要
とされるレジスタ群１２中の各レジスタに所定の値を主
記憶装置の該タスク領域よりロードし、この後、グルー
プ・ポインタ・レジスタ１１に先のタスクに対応付けた
各種レジスタ群１２のグループ値をセットし、中央処理
装置１０にＳ Ｖ Ｃ（Ｓｕｐｅｒν１ｓｅｒ Ｃａ１
ｌ）命令を実行する。中央処理装置１０は内部でＳＶＣ
割り込みを住成し、これをトリガーとしてグループ・ポ
インタ・レジスタ１１で指定されたグループの各種レジ
スタ群（先のオペレーティング・システム９によって既
に所定のレジスタ値のセントされているレジスタ群）を
選択し、このレジスタ群中の第１図に示すような各種レ
ジスタ群１２中のプログラム・ステータス・ワード・シ
ャドウ・レジスタ（ＰＳＷＳ）の内容がプログラム・ス
テータス・ワード・レジスタ１６にロードされ、この時
点から該タスクの実行が開始される。中央処理装置ＩＯ
は該タスクの実行のためにグループ・ポインタ・レジス
タ１１によって指定されたグループの第２図に示される
ベース・レジスタ（Ｂ Ａ Ｓ ＥＲＥＧ）、インデッ
クス・レジスタ（ＩＮＤＥＸＲＥＧ） 、ジェネラル・
レジスタ（ＧＲＲＥＧ）・フローティング・レジスタ（
ＦＬＲＲＥＧ）、およびコントロール・レジスタ（ＣＯ
ＮＴＲＯＬＲＥＧ）を使用し、該タスク処理を実行する
。
スイッチングに関する動作を第１図および第２図を参照
して説明する。まず、オペレーティング・システム９が
動作するために第１図のグループ（Ｇｒｏｕｐ） Ｏ〜
ｉのｉ＋１個の各種レジスタ群１２のうち任意の１グル
ープが割り当てられ、残り１個のグループの各種レジス
タ群１２がそれぞれ独立したタスク処理のためにオペレ
ーティング・システム９によってダイナミックに割り当
てられ、タスク実行の際使用される。新たなタスクの実
行を中央処理装置１０にかける場合、オペレーティング
・システム９が使用されていないグループの各種レジス
タ群１２を該タスクに対応付け、該タスクの実行に必要
とされるレジスタ群１２中の各レジスタに所定の値を主
記憶装置の該タスク領域よりロードし、この後、グルー
プ・ポインタ・レジスタ１１に先のタスクに対応付けた
各種レジスタ群１２のグループ値をセットし、中央処理
装置１０にＳ Ｖ Ｃ（Ｓｕｐｅｒν１ｓｅｒ Ｃａ１
ｌ）命令を実行する。中央処理装置１０は内部でＳＶＣ
割り込みを住成し、これをトリガーとしてグループ・ポ
インタ・レジスタ１１で指定されたグループの各種レジ
スタ群（先のオペレーティング・システム９によって既
に所定のレジスタ値のセントされているレジスタ群）を
選択し、このレジスタ群中の第１図に示すような各種レ
ジスタ群１２中のプログラム・ステータス・ワード・シ
ャドウ・レジスタ（ＰＳＷＳ）の内容がプログラム・ス
テータス・ワード・レジスタ１６にロードされ、この時
点から該タスクの実行が開始される。中央処理装置ＩＯ
は該タスクの実行のためにグループ・ポインタ・レジス
タ１１によって指定されたグループの第２図に示される
ベース・レジスタ（Ｂ Ａ Ｓ ＥＲＥＧ）、インデッ
クス・レジスタ（ＩＮＤＥＸＲＥＧ） 、ジェネラル・
レジスタ（ＧＲＲＥＧ）・フローティング・レジスタ（
ＦＬＲＲＥＧ）、およびコントロール・レジスタ（ＣＯ
ＮＴＲＯＬＲＥＧ）を使用し、該タスク処理を実行する
。
このように、新タスクの実行開始時には、任意のグルー
プの各種レジスタ群１２への主記憶装置からのレジスタ
値のセントのためのロードが発生する。
プの各種レジスタ群１２への主記憶装置からのレジスタ
値のセントのためのロードが発生する。
次いで、タスクの実行再開のために待ち行列中にエント
リされている複数のタスク間のタスク・スイッチングの
動作について説明する。タスク・スイッチングの生成要
因としては待ち行列中にエントリされている各タスクの
優先順位と任意のタスクに割り当てられた単位実行時間
とによって決定され、任意のタスクの実行時間が一定時
間経過すると、中央処理装置１０よりタイマ割り込みを
オペレーティング・システム９が受け、タスク・スイッ
チング処理をオペレーティング・システム９が実行する
。この実施例における中央処理装置１０ではこのタスク
・スイッチング処理が下記のように行われる。
リされている複数のタスク間のタスク・スイッチングの
動作について説明する。タスク・スイッチングの生成要
因としては待ち行列中にエントリされている各タスクの
優先順位と任意のタスクに割り当てられた単位実行時間
とによって決定され、任意のタスクの実行時間が一定時
間経過すると、中央処理装置１０よりタイマ割り込みを
オペレーティング・システム９が受け、タスク・スイッ
チング処理をオペレーティング・システム９が実行する
。この実施例における中央処理装置１０ではこのタスク
・スイッチング処理が下記のように行われる。
まず、タイマ割り込みを受けた時点で第１図の複数のグ
ループの各種レジスタ群１２中で現在使用しているグル
ープのレジスタ群の中のプログラム・ステータス・ワー
ド・レジスタ１６の内容がセーブされ、次いでオペレー
ティング・システム９が使用しているグループのレジス
タ群を選択し、各種レジスタ群１２中のプログラム・ス
テータス・ワード・シャドウ・レジスタの内容がプログ
ラム・ステータス・ワード・レジスタ１６に移され、オ
ペレーティング・システム９が動作する。次にオペレー
ティング・システム９は待ち行列を調べ、次に実行開始
ないしは再開すべきタスクを決定し、実行再開するタス
クであれば、既に対応付けである各種レジスタ群１２の
グループ値をグループ・ポインタ・レジスタ１１にセッ
トし、ＳＶＣ命令を中央処理装置１０に発行する。この
ＳＶＣ命令を受けた中央処理装置１０は、先と同様、Ｓ
ＶＣ割り込みを生成し、これをトリガとしてグループ・
ポインタ・レジスタ１１で示されたグループのレジスタ
群１２を選択し、該レジスタ群１２のプログラム・ステ
ータス・ワード・シャドウ・レジスタの内容をプログラ
ム・ステータス・ワード・レジスタ１６に移し、この時
点から該タスクの実行を再開する。
ループの各種レジスタ群１２中で現在使用しているグル
ープのレジスタ群の中のプログラム・ステータス・ワー
ド・レジスタ１６の内容がセーブされ、次いでオペレー
ティング・システム９が使用しているグループのレジス
タ群を選択し、各種レジスタ群１２中のプログラム・ス
テータス・ワード・シャドウ・レジスタの内容がプログ
ラム・ステータス・ワード・レジスタ１６に移され、オ
ペレーティング・システム９が動作する。次にオペレー
ティング・システム９は待ち行列を調べ、次に実行開始
ないしは再開すべきタスクを決定し、実行再開するタス
クであれば、既に対応付けである各種レジスタ群１２の
グループ値をグループ・ポインタ・レジスタ１１にセッ
トし、ＳＶＣ命令を中央処理装置１０に発行する。この
ＳＶＣ命令を受けた中央処理装置１０は、先と同様、Ｓ
ＶＣ割り込みを生成し、これをトリガとしてグループ・
ポインタ・レジスタ１１で示されたグループのレジスタ
群１２を選択し、該レジスタ群１２のプログラム・ステ
ータス・ワード・シャドウ・レジスタの内容をプログラ
ム・ステータス・ワード・レジスタ１６に移し、この時
点から該タスクの実行を再開する。
以上のようにしてマルチ・タスク環境におけるタスクの
実行開始、実行再開を行うためのタスク・スイッチング
の処理が行われる。
実行開始、実行再開を行うためのタスク・スイッチング
の処理が行われる。
このように上記実施例によれば、実行すべきタスクの切
り換え時、単に複数組用意されたレジスタ群のグループ
指定を変更するだけで、現在実行中のタスクのレジスタ
群の内容のセーブ、次実行のタスクのレジスタ群のセッ
トが行え、と７かも、このような処理が中央処理装置内
部で行えるようにしたので、主記憶装置へのアクセスを
不要とすることによってハードウェアのオーバーヘッド
を大幅に削減できる。
り換え時、単に複数組用意されたレジスタ群のグループ
指定を変更するだけで、現在実行中のタスクのレジスタ
群の内容のセーブ、次実行のタスクのレジスタ群のセッ
トが行え、と７かも、このような処理が中央処理装置内
部で行えるようにしたので、主記憶装置へのアクセスを
不要とすることによってハードウェアのオーバーヘッド
を大幅に削減できる。
なお、上記実施例ではタスクの実行に必要とされる中央
処理装置の各種レジスタ群を複数のグループのレジスタ
群と称し、ハードウェア・レジスタで構成したものを示
したが、このようなレジスタとしてＲＡＭ （ランダム
・アクセス・メモリ）を用いて構成しても同様な効果を
奏す。
処理装置の各種レジスタ群を複数のグループのレジスタ
群と称し、ハードウェア・レジスタで構成したものを示
したが、このようなレジスタとしてＲＡＭ （ランダム
・アクセス・メモリ）を用いて構成しても同様な効果を
奏す。
以上のように本発明によれば、中央処理装置のタスク実
行に必要とされる各種レジスタ群を複数組有し、実行タ
スクに対応付けるためのグループ・ポインタ・レジスタ
で任意のグループを選択・使用できるようにしたので、
タスクの実行開始段階では主記憶装置からのレジスタへ
のロード動作を必要とするが、実行再開のタスク・スイ
ッチングに際しては主記憶装置から、又は主記憶装置へ
の各種レジスタの内容のセーブやロード動作を一斉必要
としなくなり、これにより主記憶装置を介さすとも各種
レジスタの内容の変更が可能となり、オペレーティング
・システムの主記憶装置に対するセーブやロード動作に
関するオーバーヘットを削減でき、また、ハードウェア
的にはレジスタ群のグループ切り換えのみによってタス
ク・スイソチングが行え、したがってタスク・スイッチ
ングの高速化を図れるという効果が得られる。
行に必要とされる各種レジスタ群を複数組有し、実行タ
スクに対応付けるためのグループ・ポインタ・レジスタ
で任意のグループを選択・使用できるようにしたので、
タスクの実行開始段階では主記憶装置からのレジスタへ
のロード動作を必要とするが、実行再開のタスク・スイ
ッチングに際しては主記憶装置から、又は主記憶装置へ
の各種レジスタの内容のセーブやロード動作を一斉必要
としなくなり、これにより主記憶装置を介さすとも各種
レジスタの内容の変更が可能となり、オペレーティング
・システムの主記憶装置に対するセーブやロード動作に
関するオーバーヘットを削減でき、また、ハードウェア
的にはレジスタ群のグループ切り換えのみによってタス
ク・スイソチングが行え、したがってタスク・スイッチ
ングの高速化を図れるという効果が得られる。
第１図はこの発明の一実施例に係るマルチ・タスク処理
方式を採用した中央処理装置の要部構成を示すブロック
図、第２図は第１図に示す各種レジスタ群１２の詳細な
ブロック図、第３図は従来のマルチ・タスク処理方式の
構成を示すブロック図である。 ９・・・オペレーティング・システム、１０・・・中央
処理装置、１１・・・グループ・ボイツク・レジスタ、
１２・・・各種レジスタ群。 乍 巧フ
方式を採用した中央処理装置の要部構成を示すブロック
図、第２図は第１図に示す各種レジスタ群１２の詳細な
ブロック図、第３図は従来のマルチ・タスク処理方式の
構成を示すブロック図である。 ９・・・オペレーティング・システム、１０・・・中央
処理装置、１１・・・グループ・ボイツク・レジスタ、
１２・・・各種レジスタ群。 乍 巧フ
Claims (1)
- タスクを実行するために必要とされる各種レジスタ群を
タスク毎に複数組中央処理装置に用意し、この複数組の
グループの中から中央処理装置によって実行されるタス
クに対応した任意のグループを選択・使用するためのグ
ループ・ポインタをセットするグループ・ポインタ・レ
ジスタを設け、オペレーティング・システムによってグ
ループ・ポインタを指定し、実行すべきタスクに必要と
される中央処理装置内の各種レジスタ群のグループを選
択し、この選択されたグループの各種レジスタ群を使っ
てタスクを実行することを特徴とするマルチ・タスク処
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31777888A JPH02163834A (ja) | 1988-12-16 | 1988-12-16 | マルチ・タスク処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31777888A JPH02163834A (ja) | 1988-12-16 | 1988-12-16 | マルチ・タスク処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02163834A true JPH02163834A (ja) | 1990-06-25 |
Family
ID=18091948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31777888A Pending JPH02163834A (ja) | 1988-12-16 | 1988-12-16 | マルチ・タスク処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02163834A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・８ | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
| WO2000045261A1 (en) * | 1999-01-27 | 2000-08-03 | Matsushita Electric Industrial Co., Ltd. | Access control device and access method |
| US7434222B2 (en) * | 2001-12-20 | 2008-10-07 | Infineon Technologies Ag | Task context switching RTOS |
-
1988
- 1988-12-16 JP JP31777888A patent/JPH02163834A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000501541A (ja) * | 1997-06-26 | 2000-02-08 | ブル・セー・ペー・８ | 予測不可能なマイクロプロセッサまたはマイクロコンピュータ |
| WO2000045261A1 (en) * | 1999-01-27 | 2000-08-03 | Matsushita Electric Industrial Co., Ltd. | Access control device and access method |
| US6742089B1 (en) | 1999-01-27 | 2004-05-25 | Matsushita Electric Industrial Co., Ltd. | Access controller and access method for controlling access from a CPU to a memory based on use states of plural access ports |
| US7434222B2 (en) * | 2001-12-20 | 2008-10-07 | Infineon Technologies Ag | Task context switching RTOS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5161226A (en) | Microprocessor inverse processor state usage | |
| JP3787167B2 (ja) | フラッシュメモリ | |
| US5701493A (en) | Exception handling method and apparatus in data processing systems | |
| JP3253303B2 (ja) | コンテキスト切り換え装置及び方法 | |
| US8176219B1 (en) | Router having routing engine software instance and interaface controller software instance on a single processor | |
| GB2478733A (en) | Stack management with multiple levels of exception | |
| JPH04137046A (ja) | 電子計算機のオペレーティングシステム | |
| US7412590B2 (en) | Information processing apparatus and context switching method | |
| US5928356A (en) | Method and apparatus for selectively controlling groups of registers | |
| US4851992A (en) | Register/saving/restoring system for saving and restoring data in a register of a slave processor | |
| JP3970609B2 (ja) | プロセッサシステム | |
| US5974346A (en) | Method for controlling technical processes | |
| US6820153B2 (en) | Interrupt processing and memory management method in an operation processing device and a device using the same | |
| JPH02173828A (ja) | 割込み処理方式 | |
| US20200285472A1 (en) | Context-Switching Method and Apparatus | |
| JP2000132409A (ja) | 待ち状態のないタスクのスタック共有方式 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH03188531A (ja) | 時分割マルチタスク実行装置 | |
| JPH0340139A (ja) | マルチタスクシステムにおけるコンテキスト切換方法 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPH0259933A (ja) | マイクロプロセッサ | |
| JPH04211837A (ja) | レジスタ退避方式 | |
| JPH04322332A (ja) | プログラム実行制御方式 | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ |