JPH02164056A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02164056A
JPH02164056A JP88321288A JP32128888A JPH02164056A JP H02164056 A JPH02164056 A JP H02164056A JP 88321288 A JP88321288 A JP 88321288A JP 32128888 A JP32128888 A JP 32128888A JP H02164056 A JPH02164056 A JP H02164056A
Authority
JP
Japan
Prior art keywords
power supply
inner lead
auxiliary power
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP88321288A
Other languages
English (en)
Other versions
JP2653504B2 (ja
Inventor
Takayuki Okinaga
隆幸 沖永
Kanji Otsuka
寛治 大塚
Masayuki Shirai
優之 白井
Hiroshi Tate
宏 舘
Tetsuya Saito
哲也 斉藤
Koji Emata
江俣 孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP63321288A priority Critical patent/JP2653504B2/ja
Publication of JPH02164056A publication Critical patent/JPH02164056A/ja
Application granted granted Critical
Publication of JP2653504B2 publication Critical patent/JP2653504B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07541Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/547Dispositions of multiple bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、樹脂封止型半導体
装置に適用して有効な技術に関するものである。
〔従来の技術〕
実装密度が高い樹脂封止型半導体装置としてQF P(
Quad Flat Package)等の所謂面実装
型がある。この種の樹脂封止型半導体装置はタブ表面に
搭載された半導体ペレットを樹脂封止部(レジン)で封
止している。前記タブはインナーリードの先端(一端)
に規定された領域内に配置されており、このタブ及びイ
ンナーリードは同一のリードフレームを打抜いて形成さ
れている。インナーリードの先端と半導体ペレットの外
部端子(ポンディングパッド)とはボンディングワイヤ
で電気的に接続されている。アウターリードはインナー
リードの後端(他端)に一体に構成されている。
なお、樹脂封止型半導体装置については例えば本願出願
人により先に出願された特願昭63−181370号に
記載されている。
〔発明が解決しようとする課題〕
前述の樹脂封止型半導体装置は半導体ペレットに搭載さ
れた回路の動作で発生した熱を樹脂封止部の外部に放出
している。半導体ペレットに搭載された回路の動作速度
が速くなるにつれて、半導体ペレットの単位面積当りの
消費電力が増加し発熱量も増加する。この発生した熱は
半導体ペレットの裏面からタブ、樹脂封止部の夫々を含
む熱放出経路で大半を放出している。樹脂封止部の熱放
出経路はタブから約45度の角度を以って広がっている
。つまり、樹脂封止部を通過する熱は約45度の角度を
以って拡散されている。前述のように、タブはインナー
リードの先端で規定された領域内の範囲の小さい面積で
形成されており、熱発生源となる半導体ペレットの裏面
の面積と大きな差はない。このため、タブの面積に相当
する樹脂封止部の一部で半導体ペレットからの熱を放出
しているので、熱抵抗が高く、充分な放熱性を確保する
ことができないという問題点ある。
また、樹脂封止型半導体装置はアウターリードの本数(
ピン数)が増加するにつれてリードのサイズが縮小する
傾向にある。特に、インナーリードは半導体ペレットの
搭載された位置に向って集中するのでサイズの縮小が著
しい、このリードのサイズの縮小はインダクタンス成分
を増加する。リードのうち電源用インナーリードは半導
体ペレットの入出力段回路が一度に動作した際に大電流
が流れる。ところが、電源用インナーリードは前述のよ
うにインダクタンス成分が高いので、半導体ペレットの
回路で使用する電源に揺れを生じ、電源ノイズが発生す
る。このため、半導体ペレットに搭載された回路に誤動
作が多発するので、樹脂封止型半導体装置の電気的信頼
性が低下するという問題点がある。
この結果、樹脂封止型半導体装置は、充分な放熱性を確
保することができず、しかも電気的信頼性が低下するの
で、動作速度の高速化を図ることができないという問題
点が2本発明者により見出された。
本発明の目的は、樹脂封止型半導体装置の動作速度の高
速化を図ることが可能な技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置において、
放熱性を向上すると共に電気的信頼性を向上し、動作速
度の高速化を図ることが可能な技術を提供することにあ
る。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
(1)樹脂封止型半導体装置において、半導体ぺレット
の裏面に半導体ベレット、インナーリードの先端で規定
される領域の夫々に比べて大きいサイズの熱伝導性の高
い放熱板を設け、前記半導体ペレットの電源用外部端子
又はインナーリードのうち電源用インナーリードの先端
に一端が接続されかつ電源用インナーリードの後端に他
端が接続された補助電源板を設ける。
(2)前記補助電源板は放熱板で構成されている。
〔作  用〕
上述した手段(1)によれば、半導体ペレットの裏面か
らその裏面の面積よりも大きな面積で半導体ペレットに
搭載された回路の動作で発生する熱を樹脂封止部の外部
に放出することができるので、熱放出経路における熱抵
抗値を低減し、放熱性を向上することができると共に、
電源用インナーリードのインダクタンス成分を低減し、
電源ノイズを低減することができるので、電気的信頼性
を向上することができる。この結果、樹脂封止型半導体
装置の動作速度の高速化を図ることができる。
上述した手段(2)によれば、補助電源板を放熱板で兼
用することができるので、補助電源板に相当する分、樹
脂封止型半導体装置の構造を簡単化することができる。
また、各インナーリードに対向する位置に補助電源板を
配置することができるので、リード間の寄生容量を低減
し、クロストークを低減し、樹脂封止型半導体装置の電
気的特性を向上することができる。この結果、樹脂封止
型半導体装置の動作速度のより高速化を図ることができ
る。
以下1本発明の構成について、QFP構造を採用する樹
脂封止型半導体装置に本発明を適用した実施例とともに
説明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
C発明の実施例〕 (実施例■) 本発明の実施例■であるQFP構造を採用する樹脂封止
型半導体装置を第2図(要部斜視図)、第1図(第2図
の1−1切断線で切った断面図)の夫々で示す。
樹脂封止型半導体装置1は、第1図及び第2図に示すよ
うに、半導体ペレット(半導体チップ)2をインナーリ
ード3の先端(ベレット側の一端)で規定された領域内
に配置している。この樹脂封止型半導体装置1はQFP
構造を採用している。前記半導体ペレット2はその裏面
に接着層(例えばAgペーストやAu−5i共品合金)
を介在させて放熱板5の中央部分の表面に搭載している
前記半導体ペレット2は例えば平面形状が方形状の単結
晶珪素で形成されている。半導体ペレット2の表面には
複数の半導体素子で形成された所定の回路を搭載してい
る。
前記インナーリード3の先端は半導体ペレット2の各辺
に沿ってそれに対向して配列されている。
インナーリード3の後端(他端)は、半導体ペレット2
を中心に放射状に4方向に延在し、アウターリード4に
一体に構成されている。つまり、本実施例の樹脂封止型
半導体装置1はこれに限定されないが(2方向リード構
造でもよいが)4方向リード構造で構成されている。イ
ンナーリード3、アウターリード4の夫々は、例えばF
e−Ni合金、Cu合金、無酸素鋼(OFG)等で形成
され、100〜30o[μm]程度の厚さで形成されて
いる。
また、インナーリード3は電気特性の向上等を目的とし
て例えばF e −N i合金の表面の一部に銅をクラ
ッドして形成してもよい、前記インナーリード3の先端
はビン数により異なるが例えば80〜300[μm]程
度の幅寸法で形成されている。
インナーリード3の先端はボンディングワイヤ9を介在
させて半導体ペレット2の表面の周辺部に配列された外
部端子(ポンディングパッド)に接続されている。ボン
ディングワイヤ9は例えばAUワイヤを使用している。
ボンディングワイヤ9はこれに限定されないがポールボ
ンディング法又はウェッジボンディング法で接続されて
いる。
前記放熱板5は、平面形状が方形状で形成され、半導体
ペレット2の平面形状、インナーリード3の先端で囲ま
れた領域の夫々に比べて大きなサイズで構成されている
。放熱板5は実質的に大半のインナーリード3と対向す
るように樹脂封止型半導体装置1の樹脂封止部10の全
域に構成されている(ベタで構成されている)。放熱板
5は、半導体ペレット2の回路動作で発生する熱を半導
体ペレット2の裏面から樹脂封止部10を通して外部に
放出する際に熱放出経路の断面々積を大きくするように
構成されている。放熱板5は例えば前記インナーリード
3と同一導電性材料でかつ同一の厚さで形成されている
。また、放熱板5は、インナーリード3と別層で形成さ
れ、インナーリード3は独自に機械的強度を確保してい
るので、インナーリード3に比べて厚く形成してもよい
前記放熱板5は補助電源板5としても使用されている。
補助電源板5の中央部分の一端は半導体ペレット2の近
傍において半導体ペレット2の電源Vss用外部端子に
接続されている。この接続はボンディングワイヤ9を介
在させて行われている。
補助電源板5の周辺部分の他端は電源Vss用インナー
リード3の後端に接続されている。この接続は補助電源
板(放熱板)5から突出した接続部5Aを介在させて行
われている。接続部5Aは、補助電源板5と一体に構成
され、インナーリード3の後端に溶接法で接続されてい
る。溶接法は例えばA u −S n合金や半田を使用
するろう接法あるいは金属自身を電気溶接するウェルド
法である。つまり、補助電源板5は、半導体ペレット2
の電源Vss用外部端子とアウターリード4との間に、
電源Vss用インナーリード3と共に並列に挿入されて
いる。また、補助電源板5は、インナーリード3の先端
で規定された領域よりも大きいサイズで構成されている
ので、夫々のインナーリード3に対向して配置されてい
る。前記電源Vsaは回路の接地電位例えばO[V]で
ある。
前記補助電源板5とインナーリード3との間には絶縁層
7が設けられている。絶縁層7は、ポリイミド樹脂、エ
ポキシ樹脂、フッ素系樹脂等、シート状の絶縁性樹脂材
料で形成されている。これらの絶縁性樹脂材料は基本的
に絶縁性を確保すればよいので例えば20〜100[μ
m]程度の膜厚で形成されている。絶縁性樹脂材料のう
ちポリイミド樹脂やエポキシ樹脂は樹脂封止部10と同
一材料とし一体に構成することができる。絶縁性樹脂材
料のうちフッ素系樹脂は誘電率が他のものに比べて小さ
いので信号に付加される寄生容量を低減することができ
る。
前記補助電源板5の下側(半導体ペレット2が配置され
た側と反対側)には絶縁層8を゛介在させて補助電源板
6が設けられている。この補助電源板6は、前記補助電
源板5と同様に、補助電源板6の中央部分の一端を半導
体ペレット2の近傍において半導体ペレット2の電源V
cc用外部外部端子続している。この接続はボンディン
グワイヤ9を介在させて行われている。補助電源板6と
半導体ペレット2の電源Vcc用外部外部端子間には補
助電源板5が存在するので、ボンディングワイヤ9は補
助電源板5に形成された開口5Bを通して両者間を接続
している。補助電源板6の周辺部分の他端は電源Vcc
用インナーリード3の後端に接続されている。この接続
は補助電源板6から突出した接続部6Aを介在させて行
われている。接続部6Aは、補助電源板6と一体に構成
され、インナーリード3の後端に溶接法で接続されてい
る。
電源Vccは例えば回路の動作電圧5[v]である。
補助電源板6は、補助電源板5と同様に1枚の板状に構
成してもよいが1本実施例においては2個に分割されて
いる0例えば、分割された一方の補助電源板6は内部電
源として使用され1分割された他方の補助電源板6は出
力用電源として使用される。
前記補助電源板5と補助電源板6との間の絶縁層8は前
記絶縁層7と同様に絶縁性樹脂材料で形成されている。
補助電源板5は第2図に示すように所定の領域に貫通孔
5Cが配列されている。補助電源板6は同第2図には図
示していないが同様に貫通孔が配列されている。この貫
通孔5Cは、絶縁層7、絶縁層8の夫々(例えばポリイ
ミド樹脂)の含湿成分の流動性を確保するために配列さ
れている0本実施例において貫通孔5Cは円形状で形成
されているのが1貫通孔5Cの形状や配列数はこれに限
定されない。
前記半導体ペレット2、インナーリード3.補助fIl
源板5,6、ボンディングワイヤ9の夫々は樹脂封止部
10で封止されている。樹脂封止部10は例えばエポキ
シ樹脂で形成されている。この樹脂封止型半導体装置1
は、樹脂封止部10内において、インナーリード3.補
助電源板(放熱板)5、補助電源板6の夫々を上下に重
ね合せた多重板構造で構成されている。
このように、4i1JJ1封止型半導体装W11におい
て。
半導体ペレット2の裏面に半導体ペレット2、インナー
リード3の先端で規定される領域の夫々に比べて大きい
サイズの放熱板Sを設け、前記半導体ペレット2の電源
用外部端子又はインナーリード3のうち電源用インナー
リード3の先端に一端が接続されかつ電源用インナーリ
ード3の後端に他端が接続された補助電源板5(及び補
助電源板6)を設ける。この構成により、半導体ペレッ
ト2の裏面からその裏面の面積よりも大面積(放熱板5
の面積に相当する)で半導体ペレット2に搭載された回
路の動作で発生する熱を樹脂封止部10の外部に放出す
ることができるので、熱放出経路における熱抵抗値を低
減し、放熱性を向上することができると共に、電源用イ
ンナーリード3のインダクタンス成分を低減し、電源ノ
イズを低減することができるので、電気的信頼性を向上
することができる。この結果、樹脂封止型半導体装置1
の動作速度の高速化を図ることができる。
また、前記樹脂封止型半導体装置1において。
前記補助電源板5を放熱板5で構成する。この構成によ
り、補助電源板5を放熱板5で兼用することができるの
で、補助電源板5に相当する分、樹脂封止型半導体装置
1の構造を簡単化することができる。また、この構成に
より、各インナーリード3に対向する位置に補助電源板
5を配置することができるので、インナーリード3間に
発生する電界の一部を補助電源板5で遮蔽し、このイン
ナーリード3間に付加される寄生容量を低減してクロス
トークを低減し、樹脂封止型半導体装!!!1の電気的
信頼性を向上することができる。この結果、樹脂封止型
半導体装置1の動作速度のより高速化を図ることができ
る。
(実施例■) 本実施例■は、樹脂封止型半導体装置において。
半導体ペレット上にインナーリードを延在させ。
小型化を図った、本発明の第2実施例である。
本発明の実施例■である樹脂封止型半導体装置を第3図
(要部斜視図)、第4図(第3図のIV−IV切断線で
切った断面図)の夫々で示す。
本実施例■の樹脂封止型半導体装[1は、第3図及び第
4図に示すように、放熱板5及び6の表面に半導体ペレ
ット2を搭載している。この放熱板5及び6は前述の実
施例■と同様に補助電源板5及び6としても使用されて
いる。放熱板5又は補助電源板5と放熱板6又は補助電
源板6とは、同一層で構成され、前述の実施例■の補助
電源板6と同様に2個に分割された構造で構成されてい
る。つまり、樹脂封止型半導体装置1は、熱発生源であ
る半導体ペレット2と樹脂封止部10の外部表面との間
の放熱板5及び6又は補助電源板5及び6を単層構造に
し、熱放出経路を短縮することができるので、放熱性を
より向上することができる。
また、インナーリード3の先端側は半導体ペレット2の
表面上に絶縁層7を介在させて延在させている。この構
造は所謂ダブレス(タブなし)構造に似ている。つまり
、樹脂封止型半導体装置1は、インナーリード3の先端
側の引き回しを半導体ペレット2の占有面積内で行い、
このインナーリード3の先端側の引き回しに相当する分
、樹脂封止部10のサイズを縮小することができるので
、小型化を図ることができる。
(実施例■) 本実施例■は、前記実施例■の樹脂封止型半導体装置の
電気的特性をさらに向上した1本発明の第3実施例であ
る。
本発明の実施例■である樹脂封止型半導体装置を第5図
(断面図)で示す。
本実施例■の樹脂封止型半導体装置1は、第5図に示す
ように、インナーリード3の上部に絶縁層7を介在させ
て補助電源板11を設けている。補助電源板11は半導
体チップ2側の一端が半導体ペレット2の電源Vss用
(又は電源Vce用)外部端子に接続されている。この
接続はボンディングワイヤ9を介在して行われている。
補助電源板11のアウターリード4側の後端は接続部1
1Aを介在させて電源Vss用(又は電源Vce用)イ
ンナーリード3の後端に接続されている。つまり、樹脂
封止型半導体装置1は、補助電源板11でさらにインダ
クタンス成分を低減することができるので、電源ノイズ
を低減し、電気的信頼性を向上することができると共に
、多ピン化にも対応可能となる。
(実施例■) 本実施例■は、前記実施例I乃至実施例■の夫々の樹脂
封止型半導体装置の補助電源板の接続方式を変えた、本
発明の第4実施例である。
本発明の実施例■である樹脂封止型半導体装置を第6図
(要部断面図)で示す。
本実施例■の樹脂封止型半導体装置1は、第6図に示す
ように、半導体ペレット2の近傍において、補助電源板
5とインナーリード2の先端とを接続している。この接
続は補助電源板5と一体に構成され所定の形状に成型さ
れた接続部5Dで行われている。接続部5Dは接続部5
Aと同様に溶接によりインナーリード3に接続されてい
る。つまり、接続部5Dは、接続部5Aと同一製造工程
で形成されかつ成型され、接続部5Aと同一製造工程で
溶接することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが1本発明は。
前記実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能であることは勿論であ
る。
例えば5本発明は、前記樹脂封止型半導体装置1に3層
又はそれ以上の暦数の補助電源板を設けてもよい。
また、本発明は、QFP構造以外の樹脂封止型半導体装
置、具体的にはDIP(旦ual I n−1ineP
 ackage)構造、S OP (S+mall 0
ut−1ine Package)構造、SOJ (S
ma 11 0u を−目」eJbend)構造、ZI
P (Zigzag  In−1ine  Packa
ge)構造等の樹脂封止型半導体装置に適用することが
できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
樹脂封止型半導体装置において、放熱性を向上すること
ができると共に電気的信頼性を向上することができ、動
作速度の高速化を図ることができる。
【図面の簡単な説明】
第1図は、本発明の実施例!であるQFP構造を採用す
る樹脂封止型半導体装置の断面図。 第2図は、前記樹脂封止型半導体装置の要部斜視図、 第3図は、本発明の実施例■である樹脂封止型半導体装
置の要部斜視図。 第4図は、前記第3図のIV−IV切断線で切った断面
図。 第5図は1本発明の実施例■である樹脂封止型半導体装
置の断面図、 第6図は1本発明の実施例■である樹脂封止型半導体装
置の要部断面図である。 図中、!・・・樹脂封止型半導体装置、2・・・半導体
ペレット、3・・・インナーリード、4・・・アウター
リード、5,6・・・放熱板又は補助電源板、11・・
・補助電源板、7,8・・・絶縁層、9・・・ボンディ
ングワイヤ、10・・・樹脂封止部、5A、6A、II
A・・・接続部、5B・・・貫通孔、5C・・・開口で
ある。

Claims (1)

  1. 【特許請求の範囲】 1、インナーリードの先端の近傍に配置される半導体ペ
    レットを樹脂封止部で封止する半導体装置において、前
    記半導体ペレットの裏面にこの半導体ペレット、前記イ
    ンナーリードの先端で規定される領域の夫々に比べて大
    きいサイズの放熱板を設け、前記半導体ペレットの電源
    用外部端子又は前記インナーリードのうち電源用インナ
    ーリードの先端に一端が接続され、かつ電源用インナー
    リードの後端に他端が接続された補助電源板を設けたこ
    とを特徴とする半導体装置。 2、前記インナーリード、放熱板、補助電源板の夫々は
    、別々の層で構成され、多重板構造を構成していること
    を特徴とする請求項1に記載の半導体装置。 3、前記インナーリード、放熱板、補助電源板の夫々は
    前記樹脂封止部で封止されていることを特徴とする請求
    項1又は請求項2に記載の半導体装置。 4、前記インナーリード、放熱板、補助電源板の夫々の
    間には絶縁層が介在されており、前記放熱板又は補助電
    源板の夫々には複数個の貫通孔が設けられていることを
    特徴とする請求項1乃至請求項3に記載の夫々の半導体
    装置。 5、前記補助電源板は前記放熱板で構成されていること
    を特徴とする請求項1乃至請求項4に記載の夫々の半導
    体装置。 6、前記放熱板は前記インナーリードに比べて厚い若し
    くは薄い板厚で構成されていることを特徴とする請求項
    1乃至請求項5に記載の夫々の半導体装置。 7、前記インナーリードと補助電源板又は放熱板との接
    続は溶接で行われており、インナーリードと半導体ペレ
    ットの電源用外部端子との接続はボンディングワイヤで
    行われていることを特徴とする請求項1乃至請求項6に
    記載の夫々の半導体装置。 8、前記インナーリードのうち電源用インナーリードの
    先端はその他のインナーリードに比べて短い寸法で構成
    されていることを特徴とする請求項1乃至請求項7に記
    載の夫々の半導体装置。
JP63321288A 1988-12-19 1988-12-19 半導体装置 Expired - Fee Related JP2653504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321288A JP2653504B2 (ja) 1988-12-19 1988-12-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321288A JP2653504B2 (ja) 1988-12-19 1988-12-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH02164056A true JPH02164056A (ja) 1990-06-25
JP2653504B2 JP2653504B2 (ja) 1997-09-17

Family

ID=18130894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321288A Expired - Fee Related JP2653504B2 (ja) 1988-12-19 1988-12-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2653504B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402318A (en) * 1992-09-07 1995-03-28 Hitachi, Ltd. Semiconductor integrated circuit device
WO1996041373A1 (en) * 1995-06-07 1996-12-19 Advanced Micro Devices, Inc. Low inductance electrical ground connection integrated circuit die package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402318A (en) * 1992-09-07 1995-03-28 Hitachi, Ltd. Semiconductor integrated circuit device
WO1996041373A1 (en) * 1995-06-07 1996-12-19 Advanced Micro Devices, Inc. Low inductance electrical ground connection integrated circuit die package

Also Published As

Publication number Publication date
JP2653504B2 (ja) 1997-09-17

Similar Documents

Publication Publication Date Title
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
JP2734463B2 (ja) 半導体装置
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
CN100562999C (zh) 电路模块
JP2025157451A (ja) 基板部品、および、半導体装置
US5704593A (en) Film carrier tape for semiconductor package and semiconductor device employing the same
JPH03132063A (ja) リードフレーム
JP2803656B2 (ja) 半導体装置
JPH02164056A (ja) 半導体装置
JP2852112B2 (ja) 半導体集積回路装置
JPH02244661A (ja) 半導体装置
JP2004047715A (ja) 半導体接続中継部材及び半導体装置
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP3251688B2 (ja) 半導体素子搭載用リードフレーム
KR100212392B1 (ko) 반도체 패키지
JPH03161957A (ja) 半導体装置
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3193788B2 (ja) 電子部品搭載用基板
JPH0485836A (ja) 半導体装置
JPH11354673A (ja) 半導体装置
KR0167281B1 (ko) 비엘피 패키지
JP3127948B2 (ja) 半導体パッケージ及びその実装方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees