JPH02165645A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH02165645A
JPH02165645A JP63321071A JP32107188A JPH02165645A JP H02165645 A JPH02165645 A JP H02165645A JP 63321071 A JP63321071 A JP 63321071A JP 32107188 A JP32107188 A JP 32107188A JP H02165645 A JPH02165645 A JP H02165645A
Authority
JP
Japan
Prior art keywords
wire
lead frame
impurity
diffusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63321071A
Other languages
English (en)
Inventor
Mamoru Ando
守 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63321071A priority Critical patent/JPH02165645A/ja
Publication of JPH02165645A publication Critical patent/JPH02165645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はワイヤの接着性に優れ、信頼性の高いベアボン
ド型の半導体装置に関する。
(ロ)従来の技術 半導体装置の組立てには、リードフレームの素子設定部
に半導体素子を取付けるダイボンド工程と、半導体装置
の電極とリードフレームの各リード片とをワイヤで結線
するワイヤボンド工程がある。
その中で、半導体装置の一層のローコスト化を目的とし
て、金属メツキを省略したリードフレームを利用する、
所謂ベアボンドと称される組立手法が提案キれている。
ベアボンドは、f:!4(Cu)を主材料とする平面状
の金属板を打ち抜いて製造したフードフレームを銅素材
が露出した状態で使用し、チップサイズが大きい場合に
は例えばAgペースト、半田プリフォーム等のソフトソ
ルダーにより裸のリードフレームのタブ部に半導体チッ
プをダイボンドし、続いて半導体チップの電極とリード
フレームの裸のリードとを金(Au)線等のワイヤでワ
イヤボンドを行うものである(特開昭62−2559号
、HOIL 23/4g)。
(ハ)発明が解決しようとする課題 しかしながら、ダイボンド用接着剤としてエポキシ系A
gペーストや半田プリフォーム等を選択した場合、Ag
ペーストの品質保障温度が250〜300℃、半田プリ
フォームの融点が約310℃と比較的低く、その為ワイ
ヤボンド工程を高温で処理できない制約がある。一方、
銅(Cu)に対する金(Au)の拡散係数はD−1,6
9X10’″’ ” (T11 ” / ’5ec(T
−300℃)と小さく、その為低温下では接着信頼性の
高いワイヤボンドができない欠点があった。
(ニ)課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、(1)
銅系リードフレーム(2)に拡散不純物を含有させるこ
とにより、(2)金ワイヤ(7)に拡散不純物を含有さ
せることにより、低温で且つ接着信頼性に優れたワイヤ
ボンドを実施し得るベアボンド型の半導体装置を提供す
るものである。
(*)作用 本発明によれば、ワイヤボンド時の熱処理により、(1
)銅系リードフレーム(2)から金線(7)へ拡散不純
物(8)が、(2)金線(7)から銅系リードフレーム
(2)へ拡散不純物(9)が、夫々拡散するので、低温
処理での両者の接着強度を増大できる。
(へ)実施例 以下に本発明の一実施例を図面を参照して詳細に説明す
る。
第1図は本発明の半導体装置を示す断面図で、(1)は
リードフレーム(2)のタブ、(3)はリードフレーム
(1)の外部接続端子となるリード、(4)は表面に素
子形成とA1又はAl−5i電極(5)の形成が終了し
たシリコン半導体チップ、(6)はチップ(4)をフー
ドフレーム(2)のタブ(1)に固着する例えばエポキ
シ系Agペーストや半田プリフォーム等のロウ材、(7
)はチップ(4)表面の電極(5)とリード(3)の表
面とを電気接続する金(Au)ワイヤである。
フードフレーム(2)は、例えばCr−Zr−Cu合金
等のg4(Cu)を主材料とし、且つ拡散不純物(8)
としてアンチモン(Sb)を0,05〜5重量%含む導
電性金属板をパンチング加工することにより得られるも
ので、表面にメツキ被覆層は形成せず裸のままで使用す
る。
ワイヤ(7)は、例えば直径50am、If!i!の純
度99.9%以上の金(Au)から成り、且つ拡散不純
物(9)としてベリリウム(Be)を0.0001〜0
.01重量%含む金属細線である。
リードフレーム(2)に含有した拡散不純物(8)とし
てのアンチモン(Sb)は、金(Au)に対してD;2
.03 X 10−”an”/5ee(Tm 3 Q 
0℃)と大きな拡散係数を有する。一方、ワイヤ(7)
に含有した拡散不純物(9)としてのベリリウム(Be
)は、銅(Cu)に対してD=M4.38X 10−”
cm”/5ec(T−300℃)とこれも大きな拡散係
数を有する。
従って上記本願の構成によれば、ワイヤボンドのセカン
ドボンドにおいて、 (1) リードフレーム(2)のアンチモン(sb)が
ワイヤ(7)に拡散する (2) ワイヤ(7)のベリリウム(Be)がリードフ
レーム(2)に拡散する という現象が発生する。従って、上記(1)又は(2)
のどちらか一方若しくは上記(1)(2)の両方を備え
ることにより、セカンドボンド点においてリードフレー
ム(2)とワイヤ(7)との合金化が促されるので、セ
カンドボンドの接着強度が増大する。また、ロウ材(6
)の制約に基いて250〜300℃の低温でのワイヤボ
ンドを実施できる。
第2図A乃至第2図りは夫々本発明の製造方法を工程順
に示した断面図である。
先ず第2図Aに示すように、表面にトランジスタ等の素
子形成とボンディング用の電極(5)形成が終了した半
導体チップ(4)と、銅系素材が露出したリードフレー
ム(2)・とを用意し、ロウ材(6)によって250〜
300℃の熱処理を伴うダイボンド工程により半導体チ
ップ(4)をリードフレーム(2)のタブ(1)に固着
する。そのリードフレーム(2)をワイヤボンド装置の
ヒータブロックを内蔵した図示せぬ作業台上に載置して
電極(5)の位置認識を行い、このデータに基いてX方
向及びY方向に進退自在な取付部材に着脱自在に取り付
けられたキャピラリチップ(10)を半導体チップ(4
)の電極(5)上空に移動する。キャピラリチップ(1
0)の挿通孔(11)には金ワイヤ(7)が挿入され、
ワイヤ(7)の先端には図示せぬトーチの炎により、又
は電極との高圧放電により挿通孔(11)の直径より大
きな球状のボール部(12)が形成されている。(13
)はクランパ、(14)はワイヤスプールである。
尚、上記状態において、 (1〉 リードフレーム(2)に拡散不純物(8)が含
まれる (2)ワイヤ(7)に拡散不純物<9)が含まれる(3
) リードフレーム(2)とワイヤ(7)の両方に拡散
不純物(8)(9)が含まれる のうちいずれかの状態にあるものとする。
次に第2図Bに示すように、キャピラリチップ(10)
を下降してボール部(12)の下面を半導体チップ(4
)の電極(5)に所望圧力で圧接し、且つキャピラリチ
ップ(10)全体に図示せぬ振動装置で超音波振動を与
えることによりワイヤ(7)を超音波併用熱圧着してフ
ァーストボンド(ボールボンド)とする、その後クラン
パ(13)を開放し、ワイヤ(7)を自由にすると共に
、キャピラリチップ(10)を垂直に上昇させ、次にキ
ャピラリチップ(10)を水平方向に移動してセカンド
ボンド点へと向う。
続いて第2図Cに示すように、セカンドボンド点に移動
したキャピラリチップ(10)を下降させてキャピラリ
チップ(10)の圧接部によりワイヤ(7)をリード端
子<3)表面に圧接し、キャピラリチップ(10)全体
に超音波振動を与えることによりワイヤ(7)を超音波
併用熱圧着してセカンドボンド七する。ワイヤボンディ
ング工程中、リードフレーム(2)は前記ヒータブロッ
クの加熱により200〜300℃の温度に保たれ、圧接
点は前記ヒータブロックの加熱と超音波振動により25
0〜300℃の温度になる。この温度により、セカンド
ボンド時には上記3つの状態に応じて (1) リードフレーム(2)に含有した拡散不純物(
8)としてのアンチモン(sb)がワイヤ(7)に拡散
される (2)ワイヤ(7)に含有した拡散不純物(9)として
のアンチモン(sb)がリードフレーム(2)に拡散さ
れる (3) リードフレーム(2)の拡散不純物(8)とワ
イヤ(7)の拡散不純物(9)とが相互に拡散されると
いう現象が発生し、この現象がリードフレーム(2)と
ワイヤ(7)との合金化を促す。
然る後第2図りに示すように、キャピラリチップ(10
)を圧接した状態でクランパ(13)がワイヤ<7〉を
挾持し、クランパ(13)がワイヤ(7)を引張ること
によりワイヤ(7)をキャピラリチップ(10)の先端
付近で切断する。
以上に説明した本願のワイヤボンド方法によれば、セカ
ンドボンド時において、リードフレーム(2)又はワイ
ヤ(7)に含有させた拡散不純物(8)(9)が相互に
拡散するので、接合点においてリードフレーム(2)と
ワイヤ(7)との合金化が促される。
従って、ロウ材(6)の制約に伴う低温下の熱処理でも
強固な接着力が得られる。
(ト)発明の効果 以上に説明した如く、本発明によればリードフレーム<
2)又はワイヤ(7)に拡散不純物(8)(9)を含み
、セカンドボンド時において相互に拡散させるので、接
着力強固なワイヤボンド構造が得られる利点を有する。
また、低温下での処理が可能なのテ、銅フレームとAg
ペーストヤ半田プリフォーム等の組合わせにより信頼性
の高い半導体装置を安価に製造できる利点を有する。
【図面の簡単な説明】
第1図は本発明を説明する為の側面図、第2図A乃至第
2図りは夫々本発明を説明する為の断面図である。

Claims (3)

    【特許請求の範囲】
  1. (1)金属素材が露出したリードフレームに半導体チッ
    プをダイボンドしワイヤボンドを行う半導体装置におい
    て、 前記リードフレームにワイヤボンドのワイヤへの拡散不
    純物が含まれるか、又は前記ワイヤにリードフレームへ
    の拡散不純物が含まれるか、若しくはそれらの両方を具
    備することを特徴とする半導体装置。
  2. (2)金属素材が露出したリードフレームに半導体チッ
    プをダイボンドしワイヤボンドを行う半導体装置におい
    て、 前記半導体チップをロウ材により固着すると共に、 前記リードフレームにワイヤボンドのワイヤへの拡散不
    純物が含まれるか、又は前記ワイヤにリードフレームへ
    の拡散不純物が含まれるか、若しくはそれらの両方を具
    備し、 前記ワイヤボンドのセカンドボンド時において、前記拡
    散不純物をリードフレームからワイヤへ、又はワイヤか
    らリードフレームへ、若しくはそれらの両方へ拡散させ
    、 且つ前記ワイヤボンドは前記ロウ材の融点又は補償温度
    より低い温度で行うことを特徴とする半導体装置の製造
    方法。
  3. (3)前記リードフレームが銅(Cu)を主成分とする
    金属材料であり前記ワイヤが金(Au)を主成分とする
    金属材料であり、且つ前記リードフレームの拡散不純物
    は0.05〜5.5重量%のアンチモン(Sb)であり
    拡散不純物は0.0001〜0.01重量%のベリリウ
    ム(Be)であることを特徴とする請求項第1項又は第
    2項に記載の半導体装置又は半導体装置の製造方法。
JP63321071A 1988-12-20 1988-12-20 半導体装置とその製造方法 Pending JPH02165645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63321071A JPH02165645A (ja) 1988-12-20 1988-12-20 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63321071A JPH02165645A (ja) 1988-12-20 1988-12-20 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH02165645A true JPH02165645A (ja) 1990-06-26

Family

ID=18128483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63321071A Pending JPH02165645A (ja) 1988-12-20 1988-12-20 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH02165645A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026335A1 (fr) * 2006-09-01 2008-03-06 Murata Manufacturing Co., Ltd. Dispositif de pièce électronique ainsi que son procédé de fabrication et ensemble de pièce électronique ainsi que son procédé de fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008026335A1 (fr) * 2006-09-01 2008-03-06 Murata Manufacturing Co., Ltd. Dispositif de pièce électronique ainsi que son procédé de fabrication et ensemble de pièce électronique ainsi que son procédé de fabrication

Similar Documents

Publication Publication Date Title
US4546374A (en) Semiconductor device including plateless package
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
JP2000036511A (ja) 電子部品の製造方法
JPS60154537A (ja) 半導体デバイスの製作方法
EP1367644A1 (en) Semiconductor electronic device and method of manufacturing thereof
JPS58169942A (ja) 半導体装置
US8604627B2 (en) Semiconductor device
EP0074378A1 (en) Semiconductor device including plateless package
JPS60134444A (ja) バンプ電極形成方法
KR940003563B1 (ko) 반도체 장치 및 그 제조방법
JPS63168031A (ja) 半導体装置
JPS5944836A (ja) ワイヤ−ボンデイング方法
JPS62150836A (ja) 半導体装置
JP2003086621A (ja) 半導体装置およびその製造方法
JP3210456B2 (ja) 金属ワイヤにおけるボールの形成方法
TWI287277B (en) Semiconductor device including molded wireless exposed drain packaging
JP2000106381A (ja) 半導体装置の製造方法
JPH07122562A (ja) バンプ形成方法及びワイヤボンディング方法並びにバンプ構造及びワイヤボンディング構造
JPH04334035A (ja) 半田ワイヤとそのワイヤを使用した半田バンプの形成方法
JPH0533820B2 (ja)
JPH0565051B2 (ja)
JP2002198485A (ja) 半導体実装体とそれを用いた半導体装置およびその製造方法
JP2003309142A (ja) 半導体装置及びその搭載方法
JPS63168036A (ja) 半導体材料の接続方法
JPH04280440A (ja) リード及びそれを用いた半導体装置の製造方法