JPH0216616U - - Google Patents
Info
- Publication number
- JPH0216616U JPH0216616U JP9495988U JP9495988U JPH0216616U JP H0216616 U JPH0216616 U JP H0216616U JP 9495988 U JP9495988 U JP 9495988U JP 9495988 U JP9495988 U JP 9495988U JP H0216616 U JPH0216616 U JP H0216616U
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- input terminals
- circuits
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
Description
第1図は本考案の多安定フリツプフロツプの基
本回路図、第2図は第1図に示す本考案の多安定
フリツプフロツプの動作説明図、第3図は本考案
の多安定フリツプフロツプの一実施例を示す回路
図、第4図は本考案の多安定フリツプフロツプの
他の基本回路図、第5図は第4図に示す本考案の
多安定フリツプフロツプの動作説明図、第6図は
本考案の多安定フリツプフロツプの他の実施例を
示す回路図、第7図は従来のIC化された優先回
路、第8図は従来の優先回路の駆動方法を示す系
統図、第9図は従来の優先回路の駆動タイミング
線図である。 1,2,3はフリツプフロツプ回路、4は優先
回路、5,6,7,8,9はNAND、10,1
1,12,13,14はNORである。
本回路図、第2図は第1図に示す本考案の多安定
フリツプフロツプの動作説明図、第3図は本考案
の多安定フリツプフロツプの一実施例を示す回路
図、第4図は本考案の多安定フリツプフロツプの
他の基本回路図、第5図は第4図に示す本考案の
多安定フリツプフロツプの動作説明図、第6図は
本考案の多安定フリツプフロツプの他の実施例を
示す回路図、第7図は従来のIC化された優先回
路、第8図は従来の優先回路の駆動方法を示す系
統図、第9図は従来の優先回路の駆動タイミング
線図である。 1,2,3はフリツプフロツプ回路、4は優先
回路、5,6,7,8,9はNAND、10,1
1,12,13,14はNORである。
Claims (1)
- N個(但しN≧3)の論理積否定回路又は論理
和否定回路からなる論理回路の夫々はN個の入力
端子と1つの出力端子を具備し、上記論理回路の
夫々のN個の入力端子のうち夫々の1入力端子を
外部入力端子とし、他のN―1個の夫々の入力端
子は自分自身の上記出力端子以外の他のN―1個
の論理回路の上記出力端子に1本づつ接続する様
にして成ることを特徴とする多安定フリツプフロ
ツプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9495988U JPH0216616U (ja) | 1988-07-18 | 1988-07-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9495988U JPH0216616U (ja) | 1988-07-18 | 1988-07-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216616U true JPH0216616U (ja) | 1990-02-02 |
Family
ID=31319556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9495988U Pending JPH0216616U (ja) | 1988-07-18 | 1988-07-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216616U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532547A (en) * | 1976-06-29 | 1978-01-11 | Daicel Chem Ind Ltd | Recovery of electrodeposition coating |
-
1988
- 1988-07-18 JP JP9495988U patent/JPH0216616U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532547A (en) * | 1976-06-29 | 1978-01-11 | Daicel Chem Ind Ltd | Recovery of electrodeposition coating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60110898U (ja) | ブザ−駆動回路 | |
| JPS6072037U (ja) | シユミツト回路 | |
| JPS6039980U (ja) | 半導体集積回路 | |
| JPS60109102U (ja) | デジタル制御回路 | |
| JPS609335U (ja) | 電圧供給回路 | |
| JPS58113133U (ja) | デイジタル信号処理回路 | |
| JPS59129282U (ja) | 信号識別回路 | |
| JPS6092428U (ja) | 選択リレ−出力回路 | |
| JPS59106234U (ja) | Ttl回路における遅延回路 | |
| JPS6055129U (ja) | 出力回路 | |
| JPS6332398U (ja) | ||
| JPS59187234U (ja) | スイツチ回路 | |
| JPS60109133U (ja) | 半導体集積回路 | |
| JPS60129746U (ja) | アツプダウンカウンタ | |
| JPS59182948U (ja) | 半導体集積回路 | |
| JPS60192199U (ja) | プログラマブル選択回路 | |
| JPS58113193U (ja) | 表示装置 | |
| JPS59165015U (ja) | 定電圧電源回路 | |
| JPS6085851U (ja) | 論理型集積回路 | |
| JPS59129395U (ja) | モ−タ駆動表示回路 | |
| JPS5927633U (ja) | デイジタルic | |
| JPS5942660U (ja) | デ−タ受信回路 | |
| JPS61139026U (ja) | ||
| JPS601034U (ja) | 階段波発生装置 | |
| JPS5952753U (ja) | 信号伝達回路 |