JPH0216721A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPH0216721A JPH0216721A JP16661088A JP16661088A JPH0216721A JP H0216721 A JPH0216721 A JP H0216721A JP 16661088 A JP16661088 A JP 16661088A JP 16661088 A JP16661088 A JP 16661088A JP H0216721 A JPH0216721 A JP H0216721A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- electrode
- jig
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば表示パネル用のアクティブマトリクス
基板あるいはラインセンサ等のように絶縁性基板上に多
数の薄膜ダイオードあるいは薄膜トランジスタのような
薄膜半導体素子等を形成するために、絶縁性基板上の導
電性膜のパターン上にプラズマＣＶＤ法を用いて非晶質
シリコンあるいは窒化シリコンなどの高抵抗性膜を形成
する薄膜形成方法に関する。
基板あるいはラインセンサ等のように絶縁性基板上に多
数の薄膜ダイオードあるいは薄膜トランジスタのような
薄膜半導体素子等を形成するために、絶縁性基板上の導
電性膜のパターン上にプラズマＣＶＤ法を用いて非晶質
シリコンあるいは窒化シリコンなどの高抵抗性膜を形成
する薄膜形成方法に関する。
例えば、液晶表示装置に用いられるアクティブマトリク
ス基板あるいはファクシミリの入力装置として用いられ
るラインセンサは、いずれも大きな面積にわたって均等
な多数のＴｓ膜半導体素子、例えば薄膜ダイオードある
いは薄膜トランジスタのような半導体素子を形成する必
要がある。非晶質シリコンは従来太陽電池材料としての
研究開発が活発であったが、近年上のような薄膜半導体
素子の半導体材料として注目され、一部には実用化も始
まった。非晶質シリコンを形成する方法としては一般的
にはプラズマＣＶＤ法が特に優れた方法とされ、多用さ
れている。これらの素子は半導体薄膜のほか、導電性１
Ｍ４．絶縁膜、金属膜等との多層構造である。この中で
絶縁膜を形成する場合にもプラズマＣＶＤ法が用いられ
る場合が多い。
ス基板あるいはファクシミリの入力装置として用いられ
るラインセンサは、いずれも大きな面積にわたって均等
な多数のＴｓ膜半導体素子、例えば薄膜ダイオードある
いは薄膜トランジスタのような半導体素子を形成する必
要がある。非晶質シリコンは従来太陽電池材料としての
研究開発が活発であったが、近年上のような薄膜半導体
素子の半導体材料として注目され、一部には実用化も始
まった。非晶質シリコンを形成する方法としては一般的
にはプラズマＣＶＤ法が特に優れた方法とされ、多用さ
れている。これらの素子は半導体薄膜のほか、導電性１
Ｍ４．絶縁膜、金属膜等との多層構造である。この中で
絶縁膜を形成する場合にもプラズマＣＶＤ法が用いられ
る場合が多い。
プラズマＣＶＤ法の特長として以下の点があげられる。
（１１低温プロセスであるため、製造に必要な電力量が
少なく低コスト化が可能である。
少なく低コスト化が可能である。
（２）同じく低温プロセスであるため、下地の膜に損傷
を与えることがほとんどない。
を与えることがほとんどない。
（３）熱ＣＶＤ等に比較して膜質の制御が容易である。
第２図はプラズマＣＶＤ装置の概念図を示している。Ｔ
ｎ気管１４を介して真空排気が可能な反応室ｌｌ内に、
上下の電極１２．１３が対向配置されており、接地され
る上部電極２は図示しないが下面に基板を下向きに装着
可能な治具を、また背面にヒータ１５を備えている。下
部電極はいわゆる高周波電極と呼ばれ、反応室壁、上部
電極とは絶縁されており、内部に原料ガス導入管１６に
連通ずる空洞を有する。下向きに基板がセットされてい
るのは、気相反応管により反応室内にフレークが発生し
、それが基板上に落下するのを防止するためである。
ｎ気管１４を介して真空排気が可能な反応室ｌｌ内に、
上下の電極１２．１３が対向配置されており、接地され
る上部電極２は図示しないが下面に基板を下向きに装着
可能な治具を、また背面にヒータ１５を備えている。下
部電極はいわゆる高周波電極と呼ばれ、反応室壁、上部
電極とは絶縁されており、内部に原料ガス導入管１６に
連通ずる空洞を有する。下向きに基板がセットされてい
るのは、気相反応管により反応室内にフレークが発生し
、それが基板上に落下するのを防止するためである。
また下部電極１３の上面は多数の穴１７が形成されてお
り、膜の均一性を上げるためここから原料ガスが電極内
の空洞から基板面前面に向かって流出する構造となって
いる０以上説明したことは公知の複数文献等から明らか
になっていることであり、通常のプラズマＣＶＤでは第
２図の装置は理想的第３図は基板の装着状態を示した図
である。上部電極１２は、基板ｌを例えば四隅で支持す
る金属製治具２を熱良導性加熱板に固定したものである
。
り、膜の均一性を上げるためここから原料ガスが電極内
の空洞から基板面前面に向かって流出する構造となって
いる０以上説明したことは公知の複数文献等から明らか
になっていることであり、通常のプラズマＣＶＤでは第
２図の装置は理想的第３図は基板の装着状態を示した図
である。上部電極１２は、基板ｌを例えば四隅で支持す
る金属製治具２を熱良導性加熱板に固定したものである
。
従って基板１の下面がプラズマにさらされ、そこに非晶
質シリコン等の薄膜が被着する。
質シリコン等の薄膜が被着する。
ところで、あらかじめ金属あるいは透明導電材料からな
る導電性膜のパターンを形成した基板面上に、第２図、
第３図に示したプラズマＣＶＤ装置を用いて非晶質シリ
コンあるいは窒化シリコンなどからなる高抵抗性膜を成
膜する場合に、例えば厚さ０．４−の膜上に直径０．４
μ、高さ０．２ ｔｎａの半球状隆起が局部的に異常成
長することがある。
る導電性膜のパターンを形成した基板面上に、第２図、
第３図に示したプラズマＣＶＤ装置を用いて非晶質シリ
コンあるいは窒化シリコンなどからなる高抵抗性膜を成
膜する場合に、例えば厚さ０．４−の膜上に直径０．４
μ、高さ０．２ ｔｎａの半球状隆起が局部的に異常成
長することがある。
このような異常成長の発生は理解に苦しむ現象である。
本発明の課題は、このような異常成長の発生原因を解明
し、均一な厚さの薄膜からなる性能の良い薄膜半導体素
子の製造などを可能にする薄膜形成方法を提供すること
にある。
し、均一な厚さの薄膜からなる性能の良い薄膜半導体素
子の製造などを可能にする薄膜形成方法を提供すること
にある。
上記の課題の解決のために、本発明は、あらかじめ一面
上の少な（とも一部に導電性膜を被着した絶縁性基板を
、高周波電圧の印加される第一の電極に対向する第二の
電極に前記一面を第−電極側に向けて支持し、プラズマ
ＣＶＤにより高抵抗材料からなる薄膜を形成する際に、
前記導電性膜と第二電極とを絶縁するものとする。
上の少な（とも一部に導電性膜を被着した絶縁性基板を
、高周波電圧の印加される第一の電極に対向する第二の
電極に前記一面を第−電極側に向けて支持し、プラズマ
ＣＶＤにより高抵抗材料からなる薄膜を形成する際に、
前記導電性膜と第二電極とを絶縁するものとする。
本発明は、高抵抗性膜の異常成長が基板を支持する電極
に接触する導電膜と電気的に接続されている導電膜上に
生ずることを見出したことに基づく、すなわち、絶縁性
基板上に存在する導電膜が基板支持電極に接続されるこ
とによって、プラズマ中の電界分布に歪を発生させるこ
とが異常成長の原因であることをつきとめた。そこで、
導電膜と基板支持電橋の間をｖＡ録することにより、基
板近傍のプラズマの電界分布の歪をなくし、異常成長の
発生をおさえるものである。
に接触する導電膜と電気的に接続されている導電膜上に
生ずることを見出したことに基づく、すなわち、絶縁性
基板上に存在する導電膜が基板支持電極に接続されるこ
とによって、プラズマ中の電界分布に歪を発生させるこ
とが異常成長の原因であることをつきとめた。そこで、
導電膜と基板支持電橋の間をｖＡ録することにより、基
板近傍のプラズマの電界分布の歪をなくし、異常成長の
発生をおさえるものである。
以下、第３図と共通の部分に同一の符号を付した図を用
いて本発明の実施例について説明する。
いて本発明の実施例について説明する。
第１図に示す本発明による一実施例では、絶縁性の基板
支持治具（トレイ）２１により被成膜基板１を保持する
ものである０例えばアクティブマトリクス基板では透明
導電膜からなる走査線をガラス基板周縁に設けられる共
通電極まで延長し、この共通電極を利用して各画素に接
続される薄膜半導体素子の中間検査を行う。従って支持
治具２１に接触する基板ｌの周縁にはこの共通電極が存
在し、もし支持治具が第３図のように金属製であれば、
プラズマＣＶＤにより成膜される非晶質シリコン薄膜の
基板１の面上の走査線の上の部分に異常成長が発生する
。しかし、上記のように絶縁性の支持治具２１を用いる
ことにより、共通電極、走査線は電極１２のｉｔ部３と
絶縁され、非晶質シリコン膜の異常発生は起こらない。
支持治具（トレイ）２１により被成膜基板１を保持する
ものである０例えばアクティブマトリクス基板では透明
導電膜からなる走査線をガラス基板周縁に設けられる共
通電極まで延長し、この共通電極を利用して各画素に接
続される薄膜半導体素子の中間検査を行う。従って支持
治具２１に接触する基板ｌの周縁にはこの共通電極が存
在し、もし支持治具が第３図のように金属製であれば、
プラズマＣＶＤにより成膜される非晶質シリコン薄膜の
基板１の面上の走査線の上の部分に異常成長が発生する
。しかし、上記のように絶縁性の支持治具２１を用いる
ことにより、共通電極、走査線は電極１２のｉｔ部３と
絶縁され、非晶質シリコン膜の異常発生は起こらない。
この絶縁性の基板支持治具２１は、例えばアルミナなど
のセラミックを５鶴厚程度に焼成し、レーザカッタある
いは機械的な研磨によりくりぬいたものが良い、セラミ
ッりにアルミナを用いると、誘電率が高いために少々プ
ラズマ中の電界分布が歪み、出来た膜の均一性が少し悪
くなるが、局所的な歪はないので異常成長の発生はなか
った。基板装着の作業性は従来と変わりない、なお、非
晶質シリコンでなく窒化シリコン膜を成膜する場合も異
常成長は見られなかった。
のセラミックを５鶴厚程度に焼成し、レーザカッタある
いは機械的な研磨によりくりぬいたものが良い、セラミ
ッりにアルミナを用いると、誘電率が高いために少々プ
ラズマ中の電界分布が歪み、出来た膜の均一性が少し悪
くなるが、局所的な歪はないので異常成長の発生はなか
った。基板装着の作業性は従来と変わりない、なお、非
晶質シリコンでなく窒化シリコン膜を成膜する場合も異
常成長は見られなかった。
第４図は、本発明の別の実施例を示したものである。基
板支持治具２は第３図と同じ金属製のものを用いるが、
基板１と支持治具２との間に絶縁性の間隔片４を挿入し
て装着する。この間隔片は１鶴厚のアルミナセラミック
を枠体状に加工したものが良い、またガラスを超音波カ
ッタ等でくりぬいたものでも良い、ガラスは破損し易い
が安価である。この実施例では、第１図に示した実施例
のような電界分布の発生はなく均一性も良い、しかし基
板装着の際の作業が増す。
板支持治具２は第３図と同じ金属製のものを用いるが、
基板１と支持治具２との間に絶縁性の間隔片４を挿入し
て装着する。この間隔片は１鶴厚のアルミナセラミック
を枠体状に加工したものが良い、またガラスを超音波カ
ッタ等でくりぬいたものでも良い、ガラスは破損し易い
が安価である。この実施例では、第１図に示した実施例
のような電界分布の発生はなく均一性も良い、しかし基
板装着の際の作業が増す。
他の実施例としては基板の周縁部には、下地の導電膜の
パターンがないようにして支持治具に導電膜と接触しな
いようにする。この場合はパターン設計の制約を受ける
ものの、効果は十分に大きい０以上３種の実施例をあげ
たが、これにこだわる必要はなく、本発明の主旨は基板
面にある導電性膜とこれを支持する電極の間を絶縁状態
にすることである。
パターンがないようにして支持治具に導電膜と接触しな
いようにする。この場合はパターン設計の制約を受ける
ものの、効果は十分に大きい０以上３種の実施例をあげ
たが、これにこだわる必要はなく、本発明の主旨は基板
面にある導電性膜とこれを支持する電極の間を絶縁状態
にすることである。
被成膜基板面にあらかじめパターニングされた導電性膜
がある場合、これと基板を支持する電極の間を絶縁する
ことにより、基板近傍のプラズマ中の電界分布の歪をな
くし、プラズマＣＶＤにより形成される高抵抗性膜の導
電性膜上の異常成長の発生をおさえた。これにより、ａ
ｌｌ半導体素子を備えた各種装置、特に製造過程で周縁
に共通電極を設けるアクティブマトリクス基板の不良発
生の防止に極めて大きな効果をあげた。
がある場合、これと基板を支持する電極の間を絶縁する
ことにより、基板近傍のプラズマ中の電界分布の歪をな
くし、プラズマＣＶＤにより形成される高抵抗性膜の導
電性膜上の異常成長の発生をおさえた。これにより、ａ
ｌｌ半導体素子を備えた各種装置、特に製造過程で周縁
に共通電極を設けるアクティブマトリクス基板の不良発
生の防止に極めて大きな効果をあげた。
第１図は本発明の一実施例の被成膜基板支持部の断面図
、第２図は本発明の実施されるプラズマＣＶＤ装置の一
例の断面図、第３図は従来の基板支持部の断面図、第４
図は本発明の異なる実施例の基板支持部の断面図である
。 １；被成膜基板、２：金属製支持治具、２１：絶縁製支
持治具、３；加熱板、４：絶縁性間隔片、１１：反応室
、１２：接地電極、１３：高周波電極。 第２図
、第２図は本発明の実施されるプラズマＣＶＤ装置の一
例の断面図、第３図は従来の基板支持部の断面図、第４
図は本発明の異なる実施例の基板支持部の断面図である
。 １；被成膜基板、２：金属製支持治具、２１：絶縁製支
持治具、３；加熱板、４：絶縁性間隔片、１１：反応室
、１２：接地電極、１３：高周波電極。 第２図
Claims (1)
- （１）あらかじめ一面上の少なくとも一部に導電性膜を
被着した絶縁性基板を高周波電圧の印加される第一の電
極に対向する第二の電極に前記一面を第一電極側に向け
て支持し、プラズマＣＶＤにより高抵抗材料からなる薄
膜を形成する際に、前記の導電性膜と第二電極とを絶縁
することを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16661088A JPH0216721A (ja) | 1988-07-04 | 1988-07-04 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16661088A JPH0216721A (ja) | 1988-07-04 | 1988-07-04 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216721A true JPH0216721A (ja) | 1990-01-19 |
Family
ID=15834498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16661088A Pending JPH0216721A (ja) | 1988-07-04 | 1988-07-04 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153682A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | プラズマｃｖｄ装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189725A (ja) * | 1986-02-14 | 1987-08-19 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
-
1988
- 1988-07-04 JP JP16661088A patent/JPH0216721A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62189725A (ja) * | 1986-02-14 | 1987-08-19 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153682A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | プラズマｃｖｄ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6355108B1 (en) | Film deposition using a finger type shadow frame | |
| WO2018144452A1 (en) | Applying equalized plasma coupling design for mura free susceptor | |
| JP3553410B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JPH06283454A (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法 | |
| KR20040100196A (ko) | 액정표시장치용 플라즈마 강화 화학기상증착 장치의샤워헤드 어셈블리 | |
| JPH11265855A (ja) | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス | |
| JPH07280462A (ja) | 均熱セラミックスヒーター | |
| WO2002019363A2 (en) | Pre-polycoating of glass substrates | |
| US7081165B2 (en) | Chemical vapor deposition apparatus having a susceptor with a grounded lift pin | |
| JP2008205279A (ja) | シリコン系薄膜の成膜方法及びその成膜装置 | |
| JPH0216721A (ja) | 薄膜形成方法 | |
| JP3170248B2 (ja) | 半導体基板保持装置 | |
| JPS6053751B2 (ja) | プラズマ処理装置 | |
| JP4890313B2 (ja) | プラズマｃｖｄ装置 | |
| JP4709862B2 (ja) | 大面積基板処理システムのサセプタ・ヒータアセンブリ | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| JP3406681B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3912868B2 (ja) | プラズマ化学蒸着装置 | |
| JPH0551953U (ja) | プラズマ処理装置 | |
| KR100893408B1 (ko) | 기판 홀더 | |
| KR100701510B1 (ko) | 반도체 및 액정패널 제조설비용 서셉터 및 그 제조방법 | |
| JP2002368070A (ja) | 成膜方法 | |
| JPH0362923A (ja) | プラズマｃｖｄ装置用電極構造 | |
| JP3071657B2 (ja) | 薄膜形成装置及び薄膜形成方法 | |
| JP2001140055A (ja) | スパッタ装置及びスパッタ方法 |