JPH021675A - オフセットｑｐｓｋ方式用の搬送波再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はオフセットＱ　Ｐ　Ｓ　Ｋ　（０ｎｓｅｔ　Ｑ
ｕａｄｒａ−ｔｕｒｅ　Ｐｈａｓｅ　５ｌｌＨｔ　Ｋｅ
ｙｉｎｇ：以下ｒ□−ＱＰＳＫＪ）方式用の搬送波再生
回路に係り、特に、Ｏ−ＱＰＳＫ方式で直交位相変調さ
れる２系列のバースト信号のプリアンブル部の構成とし
て搬送波再生用信号が両系列ともに全て「１」または全
て「０」のビットパタンに設定され、ビットタイミング
再生用信号が一方の系列では全て「１」まなは全て「０
」のビットパタンに他方の系列では「０１０１・・・０
１」または「１０１０・・・１０」のビットパタンにそ
れぞれ設定されている場合のその受信復調ベースバンド
信号である０−ＱＰＳＫ被変調信号からの搬送波再生技
術に関する。

（従来の技術） ０−ＱＰＳＫ方式はディジタル信号の変調方式であるＱ
ＰＳＫ（直交位相変調）方式の一種であって、両方式は
２系列の２値（±１）ディジタル信号のそれぞれで位相
が９０度異なる２つの搬送波のそれぞれを２相位相変調
して直交関係にある２つの被変調搬送波を形成し、これ
らを加え合せて４相位相変調波として伝送路へ送出する
点で共通するが、２系列の２値ディジタル信号相互の位
相関係に第７図に示す如き差異がある。即ち、第７図に
おいて、同相チャネルとは基準搬送波を２相位相変調す
るチャネルであり、直交チャネルとは基準搬送波と直交
関係にある搬送波を２相位相変調するチャネルである。

この両チャネルへの入力データにおいて、ＱＰＳＫ方式
では第７［ｇ（ａ）に示す如くデータの変化点が同一時
刻で生ずるが、０−ＱＰＳＫ方式では第７図（ｂ）に示
す如くデータの変化点はお互いのデータの中央、即ち１
／２シンボル周期の位置で生ずるようになっている。そ
の結果、０−ＱＰＳＫ方式では被変調搬送波の位相変化
がＱＰＳＫ方式の２倍の周期で発生するが、（１，１）
　Ｈ（−１，−１）および（１，−１）　Ｈ（−１，１
）の変化が不可能なため１８０度の位相変化が生じない
ので、被変調搬送波の包路線変化を抑圧する効果を生じ
非線形伝送路からの非線形歪みの影響を受けにくくする
。

故に、例えば、刊行物ｒ　Ｄｉｇｉｔａｌ　Ｃｏｍｍｕ
ｎｉｃａｔｉ−ｏｎｓ　Ｂｙ　５ａＬｃｌｌｉｔｅ」（
ＶＩＪＡＹ　Ｋ、ＢＨＡＲＧＡＶＡ他著。

Ａ　ＷＩＬ［１Ｙ−ＩＮＴＥＲＳＣＩＥＮＣ［！　ＰＵ
ＢＬＩＣＡＴｌＯＮ、１９８１）ノ第１０２頁から第１
１９頁に・紹介されている通り、衛星通信システムのよ
うに伝送系に不可避な非線形特性を持つシステムでは〇
−ＱＰＳＫ方式の方がＱＰＳＫ方式よりも有利であるの
で、衛星通信システムでは０−ＱＰＳＫ方式がよく用い
られている。

そして、周知のように、衛星通信システムでは、通信衛
星の消費電力を低減するため、あるいは時分割多元接続
方式を採用する等の理由から信号をバースト状にして扱
うようにしている。そこで、バースト信号は、復調器が
短い時間で効果的に引き込めるようにするため、第８図
に示す如く、搬送波再生部４１とこれに後置されるビッ
トタイミング再生部４２とからなるプリアンブル部４３
をデータ部４４の先頭部分にあるユニークワード４５−
に前置した構成となっており、搬送波再生部・２１とビ
ットタイミング再生部４２には所定ビットパタンからな
る搬送波再生用信号とビットタイミング再生用信号がそ
れぞれ設定されるようになっている。

（発明が解決しようとする課題） ところが、０−ＱＰＳＫ方式に基づく衛星通信システム
を構築する場合、そのバースト信号におけるプリアンブ
ル部は例えば第２図に示す如くに構成すべしとの要請が
ある。第２図は変調器の２つの直交するチャネルへ入力
するバースト信号におけるプリアンブル部の信号状態を
示し、同相チャネル側は第２図（１）に示す如く搬送波
再生部とビットタイミング再生部は共に全て“１″のビ
ットパタン（全て０″のビットパタンの場合もある）に
設定され、直交チャネル側は第２図（２）に示す如く搬
送波再生部が全て１”のビットパタン（全て“０”のビ
ットパタンの場合もある）に、ビットタイミング再生部
が’０１０１・・・”の繰り返しビットパタン（“１０
１０・・・”の繰り返しビットパタンの場合もある）に
それぞれ設定される。

そうすると、０−ＱＰＳＫ被変調信号の復調はＱＰＳＫ
被変鯛信号の復調と同様に同期検波方式で行うが、前記
の如き構成のプリアンブル部を有する０−ＱＰＳＫ被変
調信号について搬送波再生回路をどのように構成するが
が問題となる。

即ち、ＱＰＳＫ方式ではコスタスループがよく用いられ
ているので、０−ＱＰＳＫ方式においてもこのコスタス
ループの利用が考えられる。

しかし、衛星通信システムでは低Ｃ／Ｎ　（搬送波電力
対雑音電力比）条件下で復調動作を行うものであり、か
つプリアンブル部は信号の利用効率向上を目指してでき
るだけ短く設定されるから、搬送波再生部で搬送波が必
ずしも完全に再生されることはなく、ビットタイミング
再生部の始まりでは位相誤差が残っているので、ビット
タイミング再生部においてクロックの再生と共に搬送波
の再生が行えるようにする必要がある。ところが、ビッ
トタイミング再生部の始まり部分ではクロック同期、即
ち最適なサンプルタイミングは再生できていないのが通
例であるから、同相チャネルと直交チャネルでのデータ
の変化点を一致させるべく遅延器をコスタスループに挿
入しても、プリアンブル部を前記の如く構成する場合、
ビットタイミング再生部で搬送波再生を行うことができ
ない場合が生ずるという問題点がある。

本発明は、このような問題点に鑑みなされたもので、そ
の目的は、０−ＱＰＳＫ方式で直交位相変調される２系
列のバースト信号のプリアンブル部の構成として搬送波
再生用信号が両系列ともに全て「１」または全て「０」
のビットパタンに設定され、ビットタイミング再生用信
号が一方の系列では全て「１」まなは全てｒ□、のビッ
トパタンに他方の系列ではｒｏｌｏｌ・・・ＯＩＪまた
は「１０１０・・・１０」のビットパタンにそれぞれ設
定されている場合のその受信復調ベースバンド信号であ
る０−ＱＰＳＫ被変調信号から搬送波の再生を可能とし
、かつ、それを短時間内になし得る０−ＱＰＳＫ方式用
の搬送波再生回路を提供することにある。

（課題を解決するための手段） 前記目的を達成するために、本発明のオフセラ）ＱＰＳ
Ｋ方式用の搬送波再生回路は次の如き構成を有する。

即ち、第１発明に係るオフセットＱＰＳＫ方式用の搬送
波再生回路は、オフセットＱＰＳＫ方式で直交位相変調
される２系列のバースト信号においてそのプリアンブル
部を構成する搬送波再生部とこれに後続するビットタイ
ミング再生部とのそれぞれに設定されるディジタル信号
が搬送波再生部については両系列が共に全て「１」また
は全て「０」のビットパタンからなり、ビットタイミン
グ再生部については一方の系列が全て「１」または全て
「０」のビットパタンで他方の系列が「０１０１・・・
０１」または「１０１０・・・１０」のビットパタンか
らなり；　受信復調ベースバンド信号であるオフセット
ＱＰＳＫ被変調信号から搬送波再生を行う搬送波再生回
路は、再生搬送波と前記被変調信号を受けて両者の位相
差を検出する第１の乗算器と；　前記再生搬送波の位相
をπ／２宛移相するπ／２位相推移器と；　前記被変調
信号゛と前記π／２位相推移器の出力とを受けて両者の
位相差を検出する第２の乗算器と；　前記第１の乗算器
と前記第２の乗算器のいずれか一方の出力をシンボルレ
ートの１／２周期遅延させる１／２周期遅延器と；　前
記第１の乗算器と前記第２の乗算器のいずれか他方の出
力と前記１／２周期遅延器の出力とを受けてそれらを４
゛個の位相安定点を有する位相比較特性へ変換する４相
位相比較器と；　前記第１の乗算器の出力または前記第
２の乗算器の出力のいずれががら前記「０１０１・・・
０１」または「１０１０・・・１０．のビットパタンか
らなるビットタイミング再生部を検出するビットタイミ
ング再生部検出器と；　前記ビットタイミング再生部検
出器がらの検出信号を受けて切換信号を出力する制御回
路と；　前記第１の乗算器と前記第２の乗算器のうち前
記ビットタイミング再生部検出器へ信号を送出する乗算
器の出方と前記４相位相検出器の出力とを受けてそのい
ずれかを切り換えて出力す−るものであって前記切換信
号に応答して位相比較器の出力を選択して送出するスイ
ッチと；　前記スイッチの出力についてろ液処理を施す
ループフィルタと；　前記ループフィルタの出力を受け
て前記再生搬送波を出方する電圧制御発振器と；　を備
えることを特徴とするものである。

また、第２発明に係るオフセットＱＰＳＫ方式用の搬送
波再生回路は、オフセットＱＰＳＫ方式で直交位相変調
される２系列のバースト信号においてそのプリアンブル
部を構成する搬送波再生部とこれに後続するビットタイ
ミング再生部とのそれぞれに設定されるディジタル信号
が搬送波再生部については両系列が共に全て「１」また
は全て「０」のビットパタンからなり、ビットタイミン
グ再生部については一方の系列が全て「１」または全て
「０」のビットパタンで他方の系列が「０１０１・・・
０１」または「１０１０・・・１０」のビットパタンか
らなり；　受信復調ベースバンド信号であるオフセット
ＱＰＳＫ被変調信号から搬送波再生を行う搬送波再生回
路は、再生搬送波と前記被変調信号とを受けて両者の位
相差を検出する第１の乗算器と：　前記再生搬送波の位
相をπ／２宛移相するπ／２位相推移器と；　前記被変
調信号と前記π／２位相推移器との出力を受けて両者の
位相差を検出する第２の乗算器と；　前記第１の乗算器
と前記第２の乗算器のいずれか一方の出力をシンボルレ
ートの１／２周期遅延させる１／２周期遅延器と；　前
記第１の乗算器と前記第２の乗算器のいずれか他方の出
力と前記１／２周期遅延器との出力を受けてそれらを４
個の位相安定点を有する位相比較特性へ変換する４相位
相比較器と；　前記第１の乗算器の出力と前記第２の乗
算器の出力を受けて前記搬送波再生部の到来を検出し、
その検出時の位相誤差を出力する搬送波再生部検出器と
；　前記第１の乗算器の出力または前記第２の乗算器の
出力のいずれかから前記「０１０１・・・０１」または
「１０１０・・・１０」のビットパタンからなるビット
タイミング再生部を検出するビットタイミング再生部検
出器と；　前記搬送波再生部検出器から出力される検出
信号と前記ビットタ、イミング再生部検出器から出力さ
れる検出信号とを受けて切換信号を出力する制御回路と
；　前記第１の乗算器と前記第２の乗算器のうち前記ビ
ットタイミング再生部検出器へ信号を送出する乗算器の
出力と前記４相位相比較器の出力を受けてそのいずれか
を切り換えて出力するものであって前記切換信号に応答
して位相比較出力を選択して送出する第１のスイッチと
；　前記第１のスイッチの出力について低域ろ波処理を
施すループフィルタと；　前記ビットタイミング再生部
検出器へ信号を送出する乗算器の出力と前記ループフィ
ルタの出力とを受けてそのいずれかを切り換えて出力す
るものであって前記切換信号に応答してループフィルタ
の出力を選択して送出する第２のスイッチと；　前記搬
送波再生部検出器から出力される位相誤差に基づいて搬
送波と再生搬送波の周波数誤差を計算し、それに対応し
た電圧信号を出力する周波数誤差計算器と；　前記第２
のスイッチの出力と前記周波数誤差計算器の出力とを受
けてこれらを加算して出力する加算器と；　前記加算器
の出力を受けて前記再生搬送波となる正弦波信号を生成
する電圧制御発振器と；　前記電圧制御発振器の出力を
受けてその位相を前記搬送波再生部検出器から出力され
る前記位相誤差に基づき決定される推移量だけ推移させ
て出力する可変位相推移器と；　前記可変位相推移器の
出力と前記電圧制御発振器の出力とを受けてそのいずれ
かを前記再生搬送波として前記π／２位相推移器と前記
第１の乗算器へ出力するものであって、前記切換信号に
応答して前記可変位相推移器の出力を選択して送出する
第３のスイッチと；　を備えることを特徴とするもので
ある。

（作　用） 次に、前記の如く構成される本発明のオフセラ）ＱＰＳ
Ｋ方式用の搬送波再生回路の作用を説明する。

本発明が対象とするオフセットＱＰＳＫ方式では、直交
位相変調されるバースト信号のプリアンブル部の構成と
して、搬送波再生部に設定されるディジタル信号は両系
列が共に全て「１」または全て「０」のビットパタンか
らなり、ビットタイミング再生部に設定されるディジタ
ル信号は一方の系列が全て「１」まなは全て・「０」の
ビットパタンで他方の系列がｒｏｌｏｌ・・・０１」ま
たは「１０１０・・・ｌＯ」のビットパタンからなるも
のが使用される。

そして、第１発明に係る搬送波再生回路は、ＱＰＳＫ方
式において搬送波再生を行うコスタスループにおいて、
直交する２つのチャネルへ入力されるバースト信号相互
間の位相を一致させるために１／２周期遅延器を挿入す
るとともに、ループフィルタの入力側にスイッチを設け
、プリアンブル部の搬送波再生部の区間では４相位相比
較器の出力がループフィルタの入力となるようにし、ビ
ットタイミング再生部の区間が始まると「０１０１・・
・０１」または「１０１０・・・１０」のビットパタン
からなるディジタル信号がループフィルタの入力となる
ようにし、即ちビットタイミング再生部の区間が始まる
とループフィルタの出力が低レベルの所定値となるよう
にし、以てビットタイミング再生部の始まりにおいて最
適なサンプルタイミングが再生されないことが搬送波再
生動作に影響を与えないようにしたものである。

なお、４相位相比較器の４個の位相安定点は、互いの相
差角がπ／２となる点であって、−船釣には、位相平面
上の互いに直交する軸上の点、即ち、０．π／２．π、
３π／２の点として説明されることは周知の通りである
。

斯くして、第１発明に係るオフセットＱＰＳＫ方式用の
搬送波再生回路によれば、搬送波を再生している電圧制
御発振器の制御電圧を形成するループフィルタの入力信
号が、プリアンブル部のビットタイミング再生部の到来
に応答して４相位相比較器の出力から所定の繰り返しビ
ットパタンからなるビットタイミング再生部を出力して
いる乗算器（第１の乗算器または第２の乗算器のいずれ
か一方）の出力へ切り換わるようにしたので、再生搬送
波が完全に再生されていないで位相誤差が残っている場
合でも、サンプル・タイミングに全く影響されずに搬送
波再生用の位相ロックループを安定に保つことができ、
搬送波の再生を行うことができる効果がある。

また、第２発明に係る搬送波再生回路は、第２のスイッ
チの操作によって、プリアンブル部の搬送波再生部検出
以前では１次ループを形成して早い引き込みを行う２．
そして、この１次ループによって位相がロックすると、
搬送波再生部検出器にて搬送波再生部の到来が検出され
、その検出時、即ち１次ループでの位相誤差が推定検出
される。

搬送波再生部検出信号は制御回路へ伝達され、これによ
って第２のスイッチが操作されて２次ループが形成され
、また第３のスイッチが操作されて可変位相推移器の出
力が選択される。同時に、位相誤差が可変位相推移器と
周波数誤差計算器とへ伝達され、周波数誤差と位相誤差
が再生搬送波に反映される。その結果、ビットタイミン
グ再生部にて行われる搬送波再生が可及的速やかに行わ
れることになる。

斯くして、第２発明に係るオフセットＱＰＳＫ方式用の
搬送波再生回路によれば、位相ロックループを１次ルー
プに設定してバースト信号の到来を待機し、到来したら
そのプリアンブル部の搬送波再生部にて早い引き込みが
行えるようにし、搬送波再生部が検出できた後は位相ロ
ックループを２次ループに切り換えて位相誤差と周波数
誤差を再生搬送波に反映させるようにしたので、搬送波
の再生を短い時間内で行うことができる効果がある。

（実　施　例） 以″下、本発明の実施例を図面を参照して説明する。

第１図は本発明の一実施例に係る０−ＱＰＳＫ方式用の
搬送波再生回路を示す、第１図において、１．２は乗算
器、３はπ／２位相推移器、４は電圧制御発振器、５は
１７２周期遅延器、６は４相位相比較器、７はスイッチ
、８はループフィルタ、９はビットタイミング再生部検
出器、１０は制御回路である。

第１図に示す構成から明らかなように、本第１実施例に
係る搬送波再生回路は、ＱＰＳＫ方式において搬送波再
生を行うコスタスループにおいて、直交する２つのチャ
ネルへ入力されるバースト信号相互間の位相を一致させ
るために１／２周期遅延器５を挿入するとともに、ルー
プフィルタ８の入力側にスイッチ７を設け、このスイッ
チ７を制御するためにピッ、トタイミング再生部検出器
９と制御回路１０を設けたものである。

また、本発明が対象とするオフセットＱＰＳＫ方式では
、直交位相変調されるバースト信号のプリアンブル部の
構成として、搬送波再生部に設定されるデイ、ジタル信
号は両系列が共に全て「１」または全て「０」のビット
パタンからなり、ビットタイミング再生部に設定される
ディジタル信号は一方の系列が全て「１」または全て「
０」のビットパタンで他方の系列がｒｏｌｏｌ・・・０
１」または「１０１０・・・１０」のビットパタンから
なるものが使用されるが、本実施例では第２図に示す如
き構成となっている。即ち、同相チャネル側は第２図（
１）に示す如く搬送波再生部とビットタイミング再生部
は共に全て“′１”のビットパタンに設定され、直交チ
ャネル側は第２図（２）に示す如く搬送波再生部が全て
”１°°のビットパタンに、ビットタイミング再生部が
“０１０１・・・′″の繰り返しビットパタンにそれぞ
れ設定されている。

第１図において、ａは受信復調ベースバンド信号である
０−ＱＰＳＫ被変調信号であり、この０−ＱＰＳＫ被変
調信号ａは乗算器１と同２とへ入力する。ここで、０−
ＱＰＳＫ方式で直交位相変調される２系列のバースト信
号として同相チャネル側の信号をＩ　（ｔ　）、直交チ
ャネル側の信号をＱ（ｔ）とし、また０−ＱＰＳＫ被変
調信号ａをｍ（ｔ）とすれば、 ｍ　（ｔ）　＝−Ｉ　（ｔ）（ｅｊ″。’＋ｅ−ｊ＋−
＋ｃ’　）十六Ｑ　（ｔ）（ｅｊ″”−ｅ−””　）　
　　　（１）と表すこと々（できる。

電圧制御発振器４は基準の再生搬送波すを発生し、それ
を乗算器１とπ／２位相推移器３とへ送出する。一方、
π／２位相推移器３は基準の再生搬送波ａの位相をπ／
２宛移相して直交する再生搬送波Ｃを形成し、それを乗
算器２へ送出する。

ここに、２つの直交関係にある再生搬送波すと同Ｃにお
いて、前者をＬ＋（ｔ）、後者をＬＱ（ｔ）とし、位相
差をθとすれば、 Ｌ　、（ｔ）　＝　ｅｊｔｃｃｔ◆θ’＋ｅ−”ωａｔ
十〇）Ｌｏ（ｔ）４［，７＋ｃ＋ａｔ＋の　−　−ｊ＋
Ｑｃｔ十〇’］　　　　　−−−−−−（３）ｅ と表せる。

そして、乗算器１と同２に入力されな０−ＱＰＳＫ被変
調信号ａは再生搬送波の同相成分く基準の再生搬送波ｂ
）と直交成分（直交する再生搬送波Ｃ）により直交検波
される。ここに、直交検波出力の同相成分、即ち乗算器
１の出力ｄは、それをＤ　＋（ｔ　）とすると、 Ｄ＋（ｔ）　＝ｍ　（ｔ）　・Ｌ＋（ｔ）絢＋Ｉ　（ｔ
）［ｅｊ“＋ｅ−Ｊｅ］ 士±Ｑ（ｔ）［ｅ−ｊｏ−ｅＪｅ］　　　−−一・・−
（４）ｊ となる。また、直交検波出力の直交成分、即ち乗話器２
の出力ｅは、それをＤｏ（ｔ）とすれば、Ｄｏ（ｔ）　
＝ｍ　（＋、）　　・ＬＱ（ｔ）’ｆ’　（ｔ）［６ｊ
ｓ　、−、、］ ＋’−Ｑ　（ｔ　）［ｅ　ｊθ＋ｅ−”］　　　　　（
５）となる。ここで、プリアンブル部の信号状態は同相
チャネル側が第２図（１）に示す如く全て「１」のビッ
トパタンであるから、 Ｉ　（ｔ）＝１　　　　　　　　　　　　　　（６）と
なる、これを式（４）、同（５）に代入すると次の式（
７）、同（８）が得られる。

ｐｌ＝ｃｏｓθ−Ｑ（ｔ）ｓｉｎθ　　　　　　　　　
　　　　　　（７）Ｄｑ＝ｓｉｎθ＋Ｑ（ｔ）ｃｏｓθ
　　　　　　　　　　　　　　　（８）次いで、直交検
波された同相成分側のチャネルは１／２周期遅延器５に
よりシンボルレートの半周期だけ遅らされ、直交成分側
のチャネルとともに４相位相比較器６へ入力される。こ
こで、同相成分と直交成分はシンボルレート（１／Ｔ）
の半周期（π／２）だけずらされるのでＤＱの代わり４
相位相比較器６は、符号判定器６１と、同６２と、乗算
器６３と、同６４と、減算器６５とを備える、このもの
の動作は良く知られている通り、４個の位相安定点とし
て、例えば、０、π／２、π、（３／２）πを持ってい
る。今、θ（１とすると、符号判定器６１と同６２の出
力はそれぞれ３ＧＮ　（Ｄ＋）＝ＳＧＮ　（ｃｏｓθ）
岬１となる、その結果、４相位相比較器６の出力■は、
Ｔ　　　　　　　　　　　　　　　　　　Ｔ４ｓｉｎθ
＋Ｑ　（ｔ＋−）−ＳＧＮ（ｓｉｎθ＋Ｑ　＜ｔ　＋−
Ｔ））となる。

この出力Ｖがスイッチ７を介してループフィルタ８へ与
えられるが、ここで、スイッチ７、ビットタイミング再
生部検出器９および制御回路１０を省いた構成、即ち周
知のコスタスループに１／２周期遅延器５のみを挿入し
た構成を考えると次の如くになる。

プリアンブル部が第２図に示す如き構成である場合、ビ
ットタイミング再生部においてクロック同期が確立して
おり最適なサンプルタイミングであれば、Ｑ（ｔ）＝±
１となるので、式（１２）（こおいて、第２項＝第３項
となり Ｖ句ｓｉｎθ　　　　　　　　　　　　（１３）となる
、つまり、再生撮送波の位相誤差を検出できる。このこ
とは、前述した如く搬送波再生部での完全な搬送波の再
生が望めなく位相誤差θが必ず残るとしても、ビットタ
イミング再生部の開始部分においてクロック同期、即ち
最適なサンプルタイミングが再生されれば、ビットタイ
ミング再生部において搬送波を再生できることを示して
いる。

しかし、実際には、ビットタイミング再生部の開始部分
ではクロック同期が確立されていないので、即ちサンプ
ルタイミングが最適点ではないので、式（１２）中の第
２項と第３項が位相誤差の推定エラーとなって残る結果
となる。これがループフィルタ８を弁上て電圧制御発振
器４へ制御信号として与えられるから、位相ロックルー
プはそのロックが外れビットタイミング再生部での搬送
波再生が行えなくなるのである。ここに、周知のコスタ
スループにおいて単に１／２周期遅延器５を挿入したの
みでは、搬送波再生を行うことができないとした理由が
あった訳である。

そこで、本発明では、乗算器２の出力ｅを一方の入力と
し、４相位相比較器６の出力Ｖを他方の入力とし、その
いずれかを切り換えてループフィルタ８へ出力するスイ
ッチ７と、乗算器２の出力ｅを受けてそれからビットタ
イミング再生部を検出しその検出信号を出力するビット
タイミング再生部検出器９と、検出信号に基づきスイッ
チ７の切換動作を制御する制御回路１０とを設け、前記
問題解決を図ったのである。

ビットタイミング再生部検出器は、例えば第３図に示す
如く、ローパスフィルタ３１としきい値設定器３２と比
較器３３とで構成される。

ローパスフィルタ３１には乗算器２の出力ｅが入力され
る０乗算器２が出力するバースト信号のプリアンブル部
は第２図（２）に示す如く搬送波再生部が全て「１」の
ビットパタン、ビットタイミング再生部がｒｏｌｏｌ・
・・０１」のビットパタンである。従って、ローパスフ
ィルタ３１では搬送波再生部においては充電動作が行わ
れて出力レベルが増大傾向を示すが、ビットタイミング
再生部においては放電動作が行われて出力レベルが減少
傾向を示す、そして、比較器３３では、ローパスフィル
タ３１の出力レベルとしきい値設定器３２が出力するし
きい値レベルとの大小関係を比較し、ローパスフィルタ
３１の出力レベルがしきい値レベルよりも低下したこと
、即ちビットタイミング再生部が到来したことを検出し
、それを制御回路１０へ伝達する。

制御回路１０は、ビットタイミング再生部検出器９から
検出信号が入力する以前ではスイッチ７が４相位相比較
器６の出力Ｖを選択して出力するように制御し、その検
出信号が入力するとスイッチ７の接続を切り換え乗算器
２の出力ｅが選択されるようにし、所定期間経過すると
スイッチ７の接続を元の伏皿に戻すことを行う。

その結果、ループフィルタ８は、プリアンブル部の搬送
波再生部の区間では４相位相比較器６の出力Ｖについて
ろ液処理をし所定の制御信号を形成して電圧制御発振器
４へ送出するが、ビットタイミング再生部の区間が開始
すると乗算器２の出力ｅ、即ちｒｏｌｏｌ・・・ＯＩＪ
のビットパタンからなるビットタイミング再生用信号が
入力されこれについて所定期間ろ液処理することになる
。

乗算器２の出力ｅは前記式（８）で示されるが、ｒｏｌ
ｏｌ・・・０１Ｊのビットパタンについてろ液処理する
ことは式゛（８）においてＱ（ｔ）の項の平均が零とな
ることを意味するので、結局ループフィルタ８の出力は
再生搬送波の位相誤差ｓｉｎθを示す所定の低位レベル
となる。

つまり、ビットタイミング再生部の開始部分ではクロッ
ク同期は確立していないが、再生搬送波の位相誤差を検
出できたのであり、位相ロックループが安定な方向へ制
御されビットタイミング再生部においてサンプルタイミ
ングに影響されずに搬送波の再生が続行されることにな
る。

ここに、前記制御回路１０が管理する「所定期間」とは
、「ビットタイミング再生部においてサンプルタイミン
グが十分に再生され再生搬送波の位相誤差も十分に圧縮
される」に必要な期間である。この所定期間は例えば次
の如く定めれば良い。

即ち、■ビットタイミング再生部の検出時点からの一定
期間をタイマーで管理する、あるいは０乗算器２の出力
電力と所定のしきい値との大小関係を比較し、その出力
電力がしきい値を越えるタイミングから前記元に戻す制
御タイミングを得る。

この所定期間経過後は、当該位相ロックループは通常の
０−ＱＰＳＫ復調モードへ移行しデータが再生されるの
である。

次に、第４図は本発明の他の実施例に係る０−ＱＰＳＫ
方式用の搬送波再生回路を示す、この第２実施例では、
前記第１実施例の回路において°・、撮送波再生部検出
器１１と、可変位相推移器１２と、周波数誤差計算器１
３と、（第２の）スイッチ１４と、（第３の）スイッチ
１５と、加算器１６とを付加したものである０本第２実
施例においてもプリアンブル部の構成は第１実施例と同
様に第２図に示すようになっている。なお、４相位相比
較器６の４個の位相安定点は、第１実施例で゛は一般的
な場合として、０．π／２．π、３π／２としたが、本
第２実施例では説明をより具体的なものとするために、
π／４，３π／４．５π／４．７π／４としである。

スイッチ１４は、切換端子りに（第１の）スイッチ７の
切換端子、ｆと同様に乗算器２の出力ｅが印加され、ま
た切換端子ｉにループフィルタ８の出力が印加され、そ
のいずれが一方を選択して加算器１６の一方の加算久方
とじて出方する。加算器１６は、他方の加算久方が周波
数誤差計算器Ｊ３の出力であって、両前算入カを加算し
たものを電圧制御発振器４へ制御電圧として出力する。

スイッチ１５は、切換端子ｊに電圧制御発振器４の出力
が直接印加され、また切換端子ｋに電圧制御発振器４の
出力が可変位相推移器１２を介して印加され、そのいず
れが一方を再生搬送波すとして出力する。

これらのスイッチ１４、゛同１５はスイッチ７と共に制
御回路１０によって制御される。制御回路１０は、第１
実施例と同一符号を付しであるが、本第２実施例では、
ビーットタイミング再生部検出器９からの検出信号の入
力に応答して切換信号ｍを発生する他、撮送波再生部検
出器１１がらの検出信号の入力に応答して切換信号ｎ、
同ｐを発生する。スイッチ７は切換信号ｍによって、ス
イッチ１４は切換信号ｎによって、スイッチ１５は切換
信号ｐによってそれぞれ制御されるのである。

スイッチ７に関しては、第１実施例で説明した通りであ
るが、念のため再記すれば、第６図（１）に示す如く、
ビットタイミング再生部検出以前では切換端子ｇを選択
し、即ち、４相位相比較器６の出力Ｖを選択出力し、検
出後の所定期間では切換端子ｆを選択し、即ち、乗算器
２の出力ｅを選択出力し、その後は切換端子ｇを選択す
るように制御される。

そして、スイッチ１４と同１５は第６図（２）（３）に
示す如くに制御される。即ち、制御回路１０は、搬送波
再生部検出以前では、スイッチ１４に切換端子りを選択
させ乗算器２の出力すが電圧制御発振器４の制御電圧と
なるようにするとともに、スイッチ１５に切換端子ｊを
選択させ電圧制御発振器４の出力がそのまま再生搬送波
すとなるように制御している。つまり、位相ロックルー
１を１次ループに設定してバースト信号の入力を待機し
、入力したらそのプリアンブル部の搬送波再生部におい
て早期の同期引き込みを図ろうとするのである。

次いで、制御回路１０は、搬送波再生部検出以後では、
スイッチ１４に切換端子ｉを選択させループフィルタ８
の出力が加算器１６において周波数誤差計算器１３の出
力と加算されるようにし、つまり、電圧制御発振器４の
制御電圧を後述するようにして補正し、また、スイッチ
１５に切換端子ｋを選択させて可変位相推移器１２の出
力が再生搬送波すとなるようにしている。つまり、位相
ロックループを２次ループに切換設定し、同期制御が安
定的に行えるようにするのである。

なお、位相ロックループの次数と位相安定点の関係は第
６図（４）（５）に示す如くになっている。

即ち、搬送波再生部検出以前では、位相ロックループは
１次ループであり、位相安定点は１個である。また、搬
送波再生部検出以後は位相ロックループは２次ループと
なるが、位相安定点は、ビットタイミング再生部検出以
前では４個、検出後の所定期間では１個、その後は４個
となる。

さて、搬送波再生部検出器１１は、乗算器１の出力ｄと
乗算器２の出力ｅとを受けて搬送波再生部を検出するの
であるが、前述したように、搬送波再生部の検出以前で
は位相ロックループは１次ループに設定されているから
、バースト信号が入力するとそのプリアンブル部の搬送
波再生部において早い引き込みが行われ、搬送波再生部
の開始後の早い時期に位相がロックする。その結果、搬
送波再生部検出器１１では、搬送波再生部の到来を検出
でき、その旨が制御回路１０へ伝達され、スイッチ１４
、同、１５が前述の通り切換操作される。同時に、搬送
波再生部検出器１１は、その検出時、即ち、１次ループ
の位相誤差θ。を推定検出し、それを可変位相推移器１
２と周波数誤差計算器１３へ伝達する。

この搬送波再生部検出器１１は、例えば第５図６に示す
ように構成される０周知のように、１次ループにおける
位相誤差θ。は、周波数誤差（Δｆ）が存在する場合に
生じ、ループゲインをＫとすれば θ、＝：２πΔｆ／Ｋ　　　　　　　　　　　　　　　
　　　　（１４）と表される。そこで、周波数誤差がΔ
ｆ［Ｈｚｌだとすると、ｎ、、ｎ、を雑音とすれば、ロ
ーパスフィルタ５１の入力ｄは、 ｄ＝Ａｃｏｓ（：２ｒΔｆ／Ｋ）＋ｎ、　　　　　　　
　（１５）となり、またローパスフィルタ５２の入力ｅ
は、ｅ　＝Ａｓｉｎ（２πΔｆ／Ｋ）＋ｎ、　　　　　
　　　（１６）となる、プリアンブル部は、第２図に示
す如く、搬送波再生部では両チャネル共全て「１」のビ
ットパタンであるからＡは両チャネルにおいて定数とな
り、ローパスフィルタ５１、同５２の出力ｄ′、同ｅ′
は次の式（１７）、同（１８）のようになる。

ｄ’　＝Ａｃｏｓ（２πΔｆ／Ｋ）　　　　　　　　　
　（１７）ｅ’　＝Ａｓｉｎ（２πΔｆ／Ｋ）　　　　
　　　　　（１８）従って、次の２乗器５３、同５４で
それぞれ２乗して加算器５５にて加算すれば電力が得ら
れｄ”＋ｅ”＝Ａ２　　　　　　　　　　　（１９）と
なる、なお、ビットタイミング再生部では直交チャネル
側が“０１０１・・パ′の繰り返しビットパタンである
がらそこではＡは定数ではなくｅ′−〇となる。また、
後続するデータ部では両チャネル共任意のビットパタン
であるから、同様にＡは定数ではなくｄ′とｅ′は共に
零となる。つまり、加算器５５の出力（Ａ２）は搬送波
再生部において最大値を示すから、これを比較器５６に
おいてしきい値設定器５７がらのしきい値と比較するこ
とによって搬送波再生部の到来を確実に検出できるので
ある。

そして、ｊａｎ−１計算器５８は、ローパスフィルタ５
１と同５２の各出力を受けて ｊａｎ”（ｅ’　／ｄ’　）＝２ｙｔΔｆ／に＝θ、　
　　　−−−−（２０＞の計算をすることによって位相
誤差θ。を求めるのである。

搬送波再生部のビットパタンは両チャネル共全て「１」
であるから、搬送波再生部検出以前の１次ループで位相
がロックした以後の位相平面上の信号点位置は、第６図
（６）（イ）に示す如く、周波数誤差がないとき（Δｆ
＝０）は、同相軸Ｐ上にあり、周波数誤差があるとき（
Δｆ＃ｏ）は、同相軸Ｐから位相誤差θ。たけ傾斜した
位置にある。

次いで、搬送波再生部が検出されると、位相安定点は４
個となるので、信号点位置はπ／４ｒａｄの位置に遷移
する。このとき、第６図（６）（ロ）に示す如く、位相
の遷移量はΔｆ＝０のときはπ／４であるのに対し、Δ
ｆ〜Ｏのときは］「−りとなり、補正を要する。

そこで、周波数誤差計算器１３では、位相誤差θ。を受
けて、前記式（１４）に基づく次の式Δｆ＝ＫＬ１−　
　　　　　　　　　　　　　（２１）２π から周波数誤差を求め、これに基づき電圧制御発振器４
で補正すべき電圧Ｖ、を Ｋ　０　　　　　　　　　　　　　　（２２）ｖ、＝て
Ｆフ腎 として求め、それを加算器１６へ出力する。また、可変
位相推移器１２では、位相誤差θ、を受けて、出力信号
周波数の位相θ。を θ。＝−（＋−θｅ） となるように設定する。これが再生搬送波すとなる。こ
の措置は、信号点位置がπ／４ｒａｄの位置に遷移する
ことに適合させるためと、位相誤差を補正して位相遷移
時の過渡応答をできるだけ小さくするためである。

このように、本第２実施例では、搬送波再生部の開始部
分では１次ループによって早い引き込みを行い早期に搬
送波再生部の到来を検出し、その後は搬送波再生部砿出
器１１にて推定した位相誤差情報とそれに基づく周波数
誤差情報とを再生搬送波に反映させるのであり、これに
よりビットタイミング再生部における搬送波再生の円滑
化・容易化が図れ、可及的速やかに搬送波の再生が行え
ることとなる。つまり、バースト復調器の特徴を十分に
発揮させ得るのである。

ビットタイミング再生部が前述したように検出されると
、位相安定点は１個となり、位相平面上の信号点位置は
（１，，１）または（１，０）のいずれかとなるから、
第６図（６）　（ハ）に示す如くになる。また、データ
部では、位相安定点は４個となり、信号点位置は第６図
（６）　（ニ）に示す如くになる。

（発明の効果） 以上詳述したように、第１発明に係るオフセットＱＰＳ
Ｋ方式用の搬送波再生回路によれば、オフセットＱＰＳ
Ｋ方式で直交位相変調される２系列のバースト信号にお
いてそのプリアンブル部を構成する搬送波再生部とこれ
に後続するビットタイミング再生部とのそれぞれに設定
されるディジタル信号が搬送波再生部については両系列
が共に全て「１」または全て「０」のビットパタンから
なり、ビットタイミング再生部については一方の系列が
全て「１」または全て「０」のビットパタンで他方の系
列がｒｏｌｏｌ・・・０１」または「１０１０・・・１
０」のビットパタンからなる場合のその受信復調ベース
バンド信号であるオフセットＱＰＳＫ被変調信号から搬
送波再生を行う場合において、搬送波を再生している電
圧制御発振器の制御電圧を形成するループフィルタの入
力信号が、プリアンブル部のビットタイミング再生部の
到来に応答して４相位相比較器の出力から所定の繰り返
しビットパタンからなるビットタイミング再生部を出力
している乗算器（第１の乗算器または第２の乗算器のい
ずれか一方）の出力へ切り換わるようにしたので、再生
搬送波が完全に再生されていないで位相誤差が残ってい
る場合でも、サンプルタイミングに全く影響されずに搬
送波再生用の位相ロックループを安定に保つことができ
、搬送波の再生を行うこ７とができる効果がある。

また、第２発明に係るオフセットＱＰＳＫ方式用の搬送
波再生回路によれば、位相ロックループを１次ループに
設定してバースト信号の到来を待機し、到来したらその
プリアンブル部の搬送波再生部にて早い引き込みが行え
るようにし、搬送波再生部が検出できた後は位相ロック
ループを２次ループに切り換えて位相誤差と周波数誤差
を再生搬送波に反映させるようにしたので、搬送波の再
生を短い時間内に行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るオフセットＱＰＳＫ方
式用の搬送・液再生回路の構成ブロック図、第２図は本
発明が対象とするオフセットＱＰＳＫ方式におけるバー
スト信号のプリアンブル部の構成例を示す図、第３図は
ビットタイミング再生部検出器の構成ブロック図、第４
図は本発明の他の実施例に係るオフセットＱＰＳＫ方式
用の搬送波再生回路の構成ブロック図、第５図は搬送波
再生部検出器の構成ブロック図、第６図は制御過程の説
明図、第７図はＱＰＳＫ方式とオフセットＱＰｓＫ　（
０−ＱＰｓＫ）方式の入力データの比較図、第８図はバ
ースト信号の構成図である。 １・・・・・・（第１の）乗算器、　２・・・・・・（
第２の）乗算器、　３・・・・・・π／２位相推移器、
　４・・・・・・電圧制御発振器、　５・・・・・・１
／２周期遅延器、６・・・・・・４相位相比較器、　７
・・・・・・（第１の）スイッチ、　８・・・・・・ル
ープフィルタ、　９・・・・・・ビットタイミング再生
部検出器、　　１０・・・・・・制御回路、１１・・・
・・・搬送波再生部検出°器、　　１２・・・・・・可
変位相推移器、　１３・・・・・・周波数誤差計算器、
　１４・・・・・・（第２の）スイッチ、　１５・・・
・・・（第３の）スイッチ、　１６・・・・・・加算器
。 代理人　弁理士　　八　幡　　義　博 ６４舒ｌ此路 第２　図 ｃｙ、ｃ２−Ｆｆ９ＰＪ爬ｃ３．ｔ４−幻鴫（！；−＜
’ｌｌＸ５−第１　図 ビ・ントタイミリグ」か主部７検広そ寥のｊ角−ＳＳＳ
ｂ２３　図 ！；３．５４−−−−２木落２ ５ε− ｔａｎ−用寡盗 よ珍送朗Ｑ与立５ｐ矛ン嬶の、勢成分１］第　、５　図 ＱＰＳに２′戒の入カテ゛′−タ （ａ） 一時間 ０−ＱＰＳＫ方武のλカテ゛Ｌ夕 （ｂ） ＱＰＳＫ／〇−ＱＰＳＫ方大の入カデ゛−り＄　７ヌ 一時間 パ゛−又ト信号ｎｓｒ我 半　６　図

Claims (2)

【特許請求の範囲】
1. （１）オフセットＱＰＳＫ方式で直交位相変調される２
   系列のバースト信号においてそのプリアンブル部を構成
   する搬送波再生部とこれに後続するビットタイミング再
   生部とのそれぞれに設定されるディジタル信号が搬送波
   再生部については両系列が共に全て「１」または全て「
   ０」のビットパタンからなり、ビットタイミング再生部
   については一方の系列が全て「１」または全て「０」の
   ビットパタンで他方の系列が「０１０１・・・０１」ま
   たは「１０１０・・・１０」のビットパタンからなり：
   受信復調ベースバンド信号であるオフセットＱＰＳＫ被
   変調信号から搬送波再生を行う搬送波再生回路は、再生
   搬送波と前記被変調信号を受けて両者の位相差を検出す
   る第１の乗算器と；前記再生搬送波の位相をπ／２宛移
   相するπ／２位相推移器と；前記被変調信号と前記π／
   ２位相推移器の出力とを受けて両者の位相差を検出する
   第２の乗算器と；前記第１の乗算器と前記第２の乗算器
   のいずれか一方の出力をシンボルレートの１／２周期遅
   延させる１／２周期遅延器と；前記第１の乗算器と前記
   第２の乗算器のいずれか他方の出力と前記１／２周期遅
   延器の出力とを受けてそれらを４個の位相安定点を有す
   る位相比較特性へ変換する４相位相比較器と；前記第１
   の乗算器の出力または前記第２の乗算器の出力のいずれ
   かから前記「０１０１・・・０１」または「１０１０・
   ・・１０」のビットパタンからなるビットタイミング再
   生部を検出するビットタイミング再生部検出器と；前記
   ビットタイミング再生部検出器からの検出信号を受けて
   切換信号を出力する制御回路と；前記第１の乗算器と前
   記第２の乗算器のうち前記ビットタイミング再生部検出
   器へ信号を送出する乗算器の出力と前記４相位相検出器
   の出力とを受けてそのいずれかを切り換えて出力するも
   のであって前記切換信号に応答して位相比較器の出力を
   選択して送出するスイッチと；前記スイッチの出力につ
   いてろ波処理を施すループフィルタと；前記ループフィ
   ルタの出力を受けて前記再生搬送波を出力する電圧制御
   発振器と；を備えることを特徴とするオフセットＱＰＳ
   Ｋ方式用の搬送波再生回路。
2. （２）オフセットＱＰＳＫ方式で直交位相変調される２
   系列のバースト信号においてそのプリアンブル部を構成
   する搬送波再生部とこれに後続するビットタイミング再
   生部とのそれぞれに設定されるディジタル信号が搬送波
   再生部については両系列が共に全て「１」または全て「
   ０」のビットパタンからなり、ビットタイミング再生部
   については一方の系列が全て「１」または全て「０」の
   ビットパタンで他方の系列が「０１０１・・・０１」ま
   たは「１０１０・・・１０」のビットパタンからなり；
   受信復調ベースバンド信号であるオフセットＱＰＳＫ被
   変調信号から搬送波再生を行う搬送波再生回路は、再生
   搬送波と前記被変調信号とを受けて両者の位相差を検出
   する第１の乗算器と；前記再生搬送波の位相をπ／２宛
   移相するπ／２位相推移器と；前記被変調信号と前記π
   ／２位相推移器との出力を受けて両者の位相差を検出す
   る第２の乗算器と；前記第１の乗算器と前記第２の乗算
   器のいずれか一方の出力をシンボルレートの１／２周期
   遅延させる１／２周期遅延器と；前記第１の乗算器と前
   記第２の乗算器のいずれか他方の出力と前記１／２周期
   遅延器との出力を受けてそれらを４個の位相安定点を有
   する位相比較特性へ変換する４相位相比較器と；前記第
   １の乗算器の出力と前記第２の乗算器の出力を受けて前
   記搬送波再生部の到来を検出し、その検出時の位相誤差
   を出力する搬送波再生部検出器と；前記第１の乗算器の
   出力または前記第２の乗算器の出力のいずれかから前記
   「０１０１・・・０１」または「１０１０・・・１０」
   のビットパタンからなるビットタイミング再生部を検出
   するビットタイミング再生部検出器と；前記搬送波再生
   部検出器から出力される検出信号と前記ビットタイミン
   グ再生部検出器から出力される検出信号とを受けて切換
   信号を出力する制御回路と；前記第１の乗算器と前記第
   ２の乗算器のうち前記ビットタイミング再生部検出器へ
   信号を送出する乗算器の出力と前記４相位相比較器の出
   力を受けてそのいずれかを切り換えて出力するものであ
   って前記切換信号に応答して位相比較出力を選択して送
   出する第１のスイッチと；前記第１のスイッチの出力に
   ついて低域ろ波処理を施すループフィルタと；前記ビッ
   トタイミング再生部検出器へ信号を送出する乗算器の出
   力と前記ループフィルタの出力とを受けてそのいずれか
   を切り換えて出力するものであって前記切換信号に応答
   してループフィルタの出力を選択して送出する第２のス
   イッチと；前記搬送波再生部検出器から出力される位相
   誤差に基づいて搬送波と再生搬送波の周波数誤差を計算
   し、それに対応した電圧信号を出力する周波数誤差計算
   器と；前記第２のスイッチの出力と前記周波数誤差計算
   器の出力とを受けてこれらを加算して出力する加算器と
   ；前記加算器の出力を受けて前記再生搬送波となる正弦
   波信号を生成する電圧制御発振器と；前記電圧制御発振
   器の出力を受けてその位相を前記搬送波再生部検出器か
   ら出力される前記位相誤差に基づき決定される推移量だ
   け推移させて出力する可変位相推移器と；前記可変位相
   推移器の出力と前記電圧制御発振器の出力とを受けてそ
   のいずれかを前記再生搬送波として前記π／２位相推移
   器と前記第１の乗算器へ出力するものであって、前記切
   換信号に応答して前記可変位相推移器の出力を選択して
   送出する第３のスイッチと；を備えることを特徴とする
   オフセットＱＰＳＫ方式用の搬送波再生回路。