JPH02168662A - チップキャリア - Google Patents

チップキャリア

Info

Publication number
JPH02168662A
JPH02168662A JP1194104A JP19410489A JPH02168662A JP H02168662 A JPH02168662 A JP H02168662A JP 1194104 A JP1194104 A JP 1194104A JP 19410489 A JP19410489 A JP 19410489A JP H02168662 A JPH02168662 A JP H02168662A
Authority
JP
Japan
Prior art keywords
hole
power supply
region
chip carrier
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1194104A
Other languages
English (en)
Inventor
Keiichiro Nakanishi
中西　敬一郎
Minoru Yamada
稔 山田
Masakazu Yamamoto
雅一 山本
Satoru Ogiwara
荻原　覚
Koichi Shinohara
浩一 篠原
Hideo Suzuki
秀夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH02168662A publication Critical patent/JPH02168662A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W44/00—Electrical arrangements for controlling or matching impedance
    • H10W44/601—Capacitive arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路チップを搭載するチップキャリアに
係り、特に信号伝播速度の高速化が要求される電子計算
機等の大型論理装置に好適なチップキャリアに関するも
のである。
〔従来の技術〕
集積回路チップを信頼性良く動作させるためには、チッ
プを外部雰囲気から封止し、水分等の侵入を防ぐ必要が
あるが、これには、いわゆるチップキャリアが広く用い
られている。
さらに、電子計算機等では動作速度の高速化を図るため
、高集積で多ピンの集積回路チップを高密度に実装する
必要がある。従って、集積回路チップを搭載すべきチッ
プキャリアも、小型で、多数の信号ピンが取出し可能で
あることが望ましく、かつこのチップキャリアを多層配
線基板上に多数実装する必要がある。第６図は、特開昭
６０−２１７６４９号に提案されている小型で多数のピ
ン取出しが可能なキャップキャリアの一例である。
宇 ここで１は集積回路チップ２は集積回路チップ１に電源
や信号の入出力をするためのスルーホール、４は小基板
７はキャップ６′は端子パッドで、これはチップキャリ
ア下面に２次元的に配列されている。
一方、集積回路チップの高集積化に伴い、同時に論理状
態の切り替えが生ずる回路の数が増加し、いわゆる同時
切り替えに伴うノイズの発生が問題になってきている。
このノイズを低減するためには、例えば配線基板上の電
源電位の配線と接地電位の配線との間にデカップリング
用のコンデンサを搭載することが広く行なわれている。
この場合、配線基板の表面にデカップリング用コンデン
サを搭載すると、コンデンサから本来コンデンサを接続
したい点まで配線を引き回す必要が生じ、この接続用配
線のインダクタンスがデカップリング効果を低減してし
まうという問題が生ずる。
コンデンサ接続用の配線の長さを短縮して、上記問題点
を解決する技術として例えば以下のものが提案されてい
る。特開昭５８−１１１３９６にはコンデンサを配線基
板内部に配置した技術が、特開昭６２−１６９４６１号
には半導体装置のパッケージの一部にコンデンサを形成
した例が、特開昭６１−２４７０５８号にはチップキャ
リアの上部キャップ部分にコンデンサを内蔵した例が記
載されている。
〔発明が解決しようとする課題〕
上記の同時切り替えノイズを低減するためには。
切り替えを生ずる集積回路チップの極近傍にデカップリ
ング用コンデンサを配置することが最も望ましい。従っ
て、コンデンサ接続用の配線をさらに短縮するには、こ
のコンデンサを集積回路チップに最も近いチップキャリ
ア内部に配置するのが理想的である。
しかし、多数の端子バットを有する第６図の様なチップ
キャリア内部にコンデンサを内蔵する際に、配線基板内
部にコンデンサを内蔵した特開昭５８−１１１３９６の
技術をそのまま適用することは妥当ではない。なぜなら
ば、第７図に示すように、特開昭５８−１１１３９６で
は、配線基板の生シート１３上に下側の電極用導体材料
１４ａ。
高誘電率材料３．上側の電極用導体材料１４ｂを順にス
クリーン印刷により塗布し、電源電位の電源スルーホー
ル２ｂと　　　　　　゛ キ念ｉ七接地電位の電源スルーホール２ｂ’の間にコン
デンサを形成するため、これを第６図に示すようなチッ
プキャリアに適用すると、コンデンサを形成するための
高誘電率材料３と電気信号を伝えるべきスルーホール２
ａが電気的に接触することになる。これにより、誘電率
の高い領域を電気信号が伝播し、大きな遅延を生じてし
まう。また特開昭６３−７７１４１には、集積回路のパ
ッケージの下面の端子バットの間にコンデンサを形成す
る例が示されているが、この例でも電気信号を伝えるべ
き信号端子バット容量低減に関しては考慮されていなか
った。本発明の目的は、信号伝播速度の低減を伴うこと
なく、多数の端子バットからの信号取出しが可能でノイ
ズ低減効果の大きいコンデンサ内蔵チップキャリアを提
供することにある。
上記の目的はデカップリングコンデンサ用の高誘電率材
料とチップキャリア内の信号スルーホールが、非接触状
態となる構造を提供することにより達成できる。
すなわち、チップキャリア内の信号スルーホールペ配置
領域と電源スルーホール配置領域を分離し電源スルーホ
ール配置領域にのみ高誘電率材料を配置する構成とする
ことで達成される。
〔作用〕
本願発明によればチップキャリア内の信号スルーホール
配置領域と電源スルーホール配置領域を分離し、電源ス
ルーホール配置領域にのみカップリングコンデンサを設
けてノイズ低減を図っているため、信号スルーホールは
コンデンサの影響を受けず、信号伝播速度の低減を伴う
ことがない。
この様な構造は、基板の厚さが約１ｍｍと比較的救 薄く、かつ集積回路チップ１個毎に１ｆＳの小基板が対
応したチップキャリアにおいて有効となるものであり、
配線基板への適用は妥当でない。なぜならば、配線基板
は、配線が多層であるため基板が５〜１０ｍｍと厚く、
スルーホールが長いため、電源スルーホールと信号スル
ーホールを混在させ、信号スルーホール間のクロストー
クを低減させる必要があるためである。また、配線基板
上に複数の集積回路チップを搭載する場合には、全ての
信号スルーホールを基板の周辺部に置き、全ての電源ス
ルーホールを基板の中心部に置くということは、実用上
望ましくない。
〔実施例〕
実施例１゜ 本実施例のチップキャリアはチップキャリア内の信号ス
ルーホールと電源スルーホールを分離し、電源スルーホ
ールにのみ高誘電率材料が接しているようにガテカップ
リングコンデンサが構成されている。ここでは、チップ
キャリア内の信号スルーホールと電源スルーホールをそ
れぞれ周辺部および中心部にまとめ、中心部にのみ高誘
電率材料を配置してデカップリング用コンデンサを構成
する例を示す。
第１図（ａ）は本発明の第１の実施例を示す平面図、第
１図（ｂ）は本発明の第１の実施例を示す断面図である
。小基板４の内部には、周辺部に信号スルーホール２ａ
の配置される信号スルーホール配置領域１０、中心部に
電源スルーホール２ｂおよび２ｂ’　が設けられている
電源スルーホール配置領域１１が設けられており、かつ
中心部にのみシート状の高誘電率材料３が配置されてい
る。
小基板４は、大きさ１２ｍｍ口、厚さ１ｍｍである。
スルーホールの直径は１００μｍφ、ピッチは２６０μ
ｍで、これは信号スルーホール２ａ、電源スルーホール
２ｂ、２ｂ’　とも同一の値である。
スルーホール数は、信号用と電源用をあわせて約１５０
ｏ本である。高誘電率材料３の厚さは３゜μｍ−である
。このシート状の高誘電率材料３の両面には電極１５お
よび１５′が形成されており、それぞれ電源電位の電源
スルーホール２ｂと接地電位のスルーホール２ｂ’　に
接続されている。この電極１５および１５′とその間に
存在する高誘電率材料３によりデカップリングコンデン
サが形成される。
各部材の材質としては、小基板４は、アルミナセラミッ
ク、ムライトセラミック、ガラスセラミックが使用でき
る。ガラスセラミックの組成は、Ｌｉ２０−ＡＱ、０３
・Ｓｉｎ、系ガラス、Ｓ　ｉ　Ｏ２とＭｇＯ・ＣａＣＩ
ＡＱ□０３・Ｂ２０．系ガラスの混合物、ＡＱ、Ｏ，と
ＳｉＯ２・Ｂ２０．・Ｋ２Ｏ・ｚｎｏ系ガラスの混合物
が適用可能である。スルーホールおよび電極に用いる導
体材料は、アルミナあるいはムライトセラミックに対し
てはタングステンやモリブデンが、ガラスセラミックの
場合は銅や銀−パラジウム合金が使用できる。高誘電率
材料としては、Ｐｂ（Ｆｅ−Ｗ）・ＦｂＴｉｏ３Ｐｂ　
（ＦｅＮｂ）系、Ｐｂ　（Ｍｇ、ＮｂＬ）０３Ｐ　ｂ　
Ｔ　ｉ　Ｏ，系。
Ｐｂ　　（Ｆｅ、ＷＬ）Ｏｓ”　Ｐｂ　　（ＦｅＬＮｂ
Ｌ）Ｏ。
Ｐ　ｂ　Ｔ　ｉ　Ｏ，系、Ｂ　ａ　Ｔ　ｉ　Ｏ３系等が
適用可能である。
また、小基枚４の表面には、微細な半田球５により大き
さ１０ｍｍ口の集積回路チップ１が電気的に接続されて
いる。この集積回路チップ１は、小基板４とキャップ７
により外部から封止されている。集積回路チップ１とキ
ャップ７は半田８により接合されており、集積回路チッ
プ１で発生した田 熱は、半Ｊ＃、８を介してキャップ７の上面に伝わり、
キャップ７の上面に配置した冷却フィン（図示せず）に
より冷却される。
さらに、小基板の下面には半田端子６が二次元に配置し
てあり、この半田端子を用いて配線基板（図示せず）と
の接続を行なう。
第５図は、高誘電率材料３および電源スルーホール２Ｂ
と、信号スルーホール２ａを分離して配置した場合のス
ルーホールの信号伝播時間を信号スルーホール２ａの容
量値を指標として示したものである。横軸に高誘電率材
料３から信号スルーホール２ａまでの距離ｄ、縦軸に信
号スルーホール２ａの容量値を示す、距離ｄを小さくす
ると容量値は急激に増加し、スルーホールの信号伝播遅
延時間は急激に大きくなる。これに対して、距離ｄを約
１００μｍ以上にとると、容量値は、はぼ２００ｐＦで
安定し、信号伝播上不利とならない。
従って、信号スルーホールのうち最も高誘電率材料に近
いものと　　　　　　　　　　　　高誘電率材料との距
離を１００μｍ以上離して信号スルーホールと高誘電率
材料を配置すればよいことになる。
高誘電率材料をチップキャリア内の一部分にのみ配置す
るためには、チップキャリア上での高誘電率材料の正確
な位置決めが必要となるが、これは、高誘電率材料のシ
ートを加工し、中心部の電源スルーホール領域から周辺
部の位置決め用ガイドピンへ延びる帯状の部分を形成す
る方法、低誘電率材料のシートに高誘電率材料を埋め込
む方法などを用いればよい。
ここでは−例として中心部の電源スルーホール領域から
周辺部の位置決めガイドピンへ延びる帯状の部分を有す
る高誘電率材料のシートを用いてコンデンサ内蔵チップ
キャリアを形成する方法を以下に示す。まず、アルミナ
、ムライト、ガラスに地板状にのばして乾燥させ生シー
トをつくる。
この生シートの所定の位置にドリル又はパンチにより穴
をあけ、その穴の中へタングステン、モリブデン、銅、
銀−パラジウム等の粉末を結合剤。
溶剤と混合した導体ペーストをスクリーン印刷法で注入
し、スルーホールを形成する。このスルーホールを有す
る生シート上に、上述の導体ペーストを用いてスクリー
ン印刷法により電極を形成する。このとき、生シートの
周囲に位置決め用のガイド孔をドリル又はパンチにより
設けておく。次に、高誘電体材料の粉末を用いて上記と
同様の手法により生シートを作成する。ただし、スルー
ホール及びガイド孔の形成は行なうが、電極形成は行な
わない。またこの生シートは、第２図の３に示す形状に
カットする。次に、ガイドピンを有する治具を用いて、
ガイドピンに各生シートのガイド孔を通すことにより位
置決めを行ない、アルミ生シートの順で３枚の生シート
を積層する。ただし、２枚のアルミナ、ムライト又はガ
ラス製の生シートは、高誘電率材料製の生シートをはさ
んで電極形成面が対向するように積層する必要がある。
積層終了後、ホットプレス及び焼結を行なうことより、
第１図（ｂ）に示すようなコンデンサ内蔵チップキャリ
アができあがる。
第２図は、上記の方法で作られた本実施例の誘電体シー
トとスルーホール領域の関係を示す平面図である。シー
ト状の高誘電率材料３は、小基板４の電源スルーホール
配置領域１１を完全に覆っており、かつ信号スルーホー
ル配置領域１０の一部を細い帯状の部分で覆っている。
この帯状の部分は、高誘電率材料シート３の位置決めを
行なうためのガイドピン１２と接続している。このよう
な高誘電率材料のシートを用いることにより、大きな容
量を有する信号スルーホールの本数をできるだけ少なく
押さえ、かつ高誘電率材料の位置ぎめを簡単に行なうこ
とが可能となる。
実施例２゜ 第３図は、本発明の他の実施例に用いる高誘電率材料シ
ートの平面図である。本実施例では低誘電率材料シート
１８の中心に高誘電率材料シート３が埋め込まれている
。２枚のシートは一体化されているので、低誘電率材料
シート１８の周囲に設けたガイド孔にガイドピン１２を
さし込むことによって簡単に小基板上での位置決めを行
なうことができる。低誘電率材料としては、アルミナセ
ラミック、ムライトセラミック、ガラスセラミック等、
第１の実施例における小基板の構成材料と１と同様にし
て製造できる。
本実施例では、第４図（ｂ）に示すように小基板４の中
心部に信号スルーホール２ａ、周辺部に電源スルーホー
ル２Ｂが配置されており、第１及び２の実施例とは信号
スルーホールと電源スルーホールの位置が逆になってい
る。この実施例では第１及び２の実施例に示したように
、高誘電率材料シート３の位置決め方法に工夫を必要と
せず、第４図（、）に示すように、高誘電率材料３の周
囲にガイド穴１２を設けておけばよい。
〔発明の効果〕
本発明によれば、信号スルーホールの容量を増加させる
ことなく、チップキャリア内にデカップリング用のコン
デンサを形成することができるので、従来に比べ低ノイ
ズかつ高速な信号伝播を実現することが可能となる。
【図面の簡単な説明】
第１図は、本発明のチップキャリアを示す平面図及び断
面図、第２図は、本発明に使用する誘電体シートとスル
ーホール領域の関係を示す平面図、第３図は、本発明の
チップキャリアに用いる誘電体シートを示す平面図、第
４図は、本発明のチップキャリアを示す平面図、及び断
面図、第５図は、容量の低減効果と信号スルーホールと
高誘電率材料の拒離の関係を示すグラフ図、第６図は従
来のチップキャリアを示す平面図、第７図は、従来の配
線基板を示す断面図である。 ￥３回 ｌ？（Ｂｅ乞弊０Ｐｒ ′１２請 ／２ 力′イ　ｇ　とＩ） ＄４困 Ｂ Ｂ １５Ｍ 話 （７Ｌ′７Ｉ−） 馬枳影幼期 ９１路号プ７゛ スノＬ−が一ノν ノＪ−Ｊ噸才反 Ａイ１７′ γ７田

Claims (1)

  1. 【特許請求の範囲】 １、小型基板と、該小型基板上に配置された１個以上の
    集積回路チップと、上記チップに信号を入出力するため
    に上記小型基板の第１の領域のみに配置された信号スル
    ーホールと、上記チップに電源を供給するために上記小
    型基板の第２の領域のみに配置された電源スルーホール
    と、少なくとも上記第２の領域に配置された上記小型基
    板を構成する材料より高い比透電率を有する高誘電率材
    料を有するチップキャリア。 ２、前記高誘電率材料はシート状であり、前記第二の領
    域を覆うように前記小基板内に埋め込まれている請求項
    １記載のチップキャリア。 ３、前記シート状の高誘電率材料の第一の面は前記電源
    スルーホールのうち電源電位のスルーホールに接続され
    た電極に電気的に接触し、前記シート状の高誘電率材料
    の第二の面は前記電源スルーホールのうち接地電位のス
    ルーホールに接続された電極に電気的に接触している請
    求項２記載のチップキャリア。 ４、前記第一の領域は前記小型基板の周辺部であり、前
    記第二の領域は前記小型基板の中央部である請求項１記
    載のチップキャリア。 ５、高誘電率材料はシート状であり、上記小型基板の上
    記第二の領域を覆うと同時にその一部が前記第一の領域
    の一部を横断し、前記小基板の外部に設けられた上記高
    誘電率材料の位置決め用ガイドピンと接続されている請
    求項４記載のチップキャリア。 ６、前記シート状の高誘電率材料は、該高誘電率材料よ
    り低い誘電率のシートにはめ込まれており、上記第二の
    領域を覆う様に前記小基板内部に配置される請求項４記
    載のチップキャリア。 ７、前記第一の領域は前記小型基板の中央部であり、前
    記第二の領域は前記小型基板の周辺部である請求項１記
    載のチップキャリア。 ８、前記高誘電率材料が前記信号スルーホールの中心か
    ら少なくとも１００μｍ離れている請求項１記載のチッ
    プキャリア。 ９、基板と、該基板上に配置された集積回路チップと、
    上記基板を貫通し上記チップに信号を伝達する複数の信
    号スルーホールと、上記基板を貫通し上記チップに電源
    を供給する複数の電源スルーホールと、該電源スルーホ
    ールの電源電位のスルーホールと接地電位のスルーホー
    ルの間に配置されてコンデンサを形成するコンデンサ形
    成部材とを有し、上記コンデンサ形成部材とこれから最
    も近い上記信号スルーホールの中心と距離が少くとも１
    ００μｍあるチップキャリア。 １０、基板と、基板下面に配置された複数の端子と、該
    複数の端子に接続されて上記基板内に配置される信号ス
    ルーホール及び電源スルーホールと、該信号スルーホー
    ルにより信号の入出力をされ、電源スルーホールにより
    電源の供給を受ける上記基板上の集積回路チップとを有
    し、上記電源スルーホールの配置される領域と上記信号
    スルーホールの配置される領域とが分離され、上記電源
    スルーホールの電源電位スルーホールと接地電位スルー
    ホールとの間にカップリングコンデンサが形成されてい
    るチップキャリア。
JP1194104A 1988-09-07 1989-07-28 チップキャリア Pending JPH02168662A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP63-222316 1988-09-07
JP22231688 1988-09-07

Publications (1)

Publication Number Publication Date
JPH02168662A true JPH02168662A (ja) 1990-06-28

Family

ID=16780449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1194104A Pending JPH02168662A (ja) 1988-09-07 1989-07-28 チップキャリア

Country Status (2)

Country Link
US (1) US4954877A (ja)
JP (1) JPH02168662A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109922A (ja) * 1991-10-21 1993-04-30 Nec Corp 半導体装置
JPH05144971A (ja) * 1991-11-18 1993-06-11 Nec Corp チツプキヤリア構造
KR100253335B1 (ko) * 1997-10-20 2000-04-15 김영환 마이크로볼그리드어레이패키지및그제조방법
US6144091A (en) * 1998-04-13 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP2003060115A (ja) * 2001-08-20 2003-02-28 Fujitsu Ltd キャパシタ内蔵回路基板及びその製造方法
JP2010199178A (ja) * 2009-02-24 2010-09-09 Internatl Business Mach Corp <Ibm> 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633366B2 (ja) * 1989-11-24 1997-07-23 株式会社日立製作所 計算機モジュール用リードレスチップキャリア
US5039965A (en) * 1990-08-24 1991-08-13 Motorola, Inc. Radio frequency filter feedthrough structure for multilayer circuit boards
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
US5334874A (en) * 1991-09-13 1994-08-02 Metzler Richard A Electronic device package
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5567972A (en) * 1993-11-05 1996-10-22 Oki Electric Industry Co., Ltd. Optical element mounted on a base having a capacitor imbedded therein
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5798286A (en) * 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6429112B1 (en) 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US6848173B2 (en) * 1994-07-07 2005-02-01 Tessera, Inc. Microelectric packages having deformed bonded leads and methods therefor
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US5609889A (en) * 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
US6133072A (en) * 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
JP3176307B2 (ja) 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法
US6040624A (en) * 1997-10-02 2000-03-21 Motorola, Inc. Semiconductor device package and method
US6178082B1 (en) * 1998-02-26 2001-01-23 International Business Machines Corporation High temperature, conductive thin film diffusion barrier for ceramic/metal systems
US6828666B1 (en) * 1998-03-21 2004-12-07 Advanced Micro Devices, Inc. Low inductance power distribution system for an integrated circuit chip
EP1071130A3 (en) * 1999-07-14 2005-09-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device interconnection structure comprising additional capacitors
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
JP2002230975A (ja) * 2001-02-05 2002-08-16 Mitsubishi Electric Corp 半導体記憶装置
US6752635B1 (en) * 2003-03-31 2004-06-22 Intel Corporation Comb-shaped land grid array (LGA) socket contact for improved power delivery
JP2015049986A (ja) * 2013-08-30 2015-03-16 富士通株式会社 コネクタ及びその製造方法
US9232686B2 (en) * 2014-03-27 2016-01-05 Intel Corporation Thin film based electromagnetic interference shielding with BBUL/coreless packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
US4082394A (en) * 1977-01-03 1978-04-04 International Business Machines Corporation Metallized ceramic and printed circuit module
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109922A (ja) * 1991-10-21 1993-04-30 Nec Corp 半導体装置
JPH05144971A (ja) * 1991-11-18 1993-06-11 Nec Corp チツプキヤリア構造
KR100253335B1 (ko) * 1997-10-20 2000-04-15 김영환 마이크로볼그리드어레이패키지및그제조방법
US6144091A (en) * 1998-04-13 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP2003060115A (ja) * 2001-08-20 2003-02-28 Fujitsu Ltd キャパシタ内蔵回路基板及びその製造方法
JP2010199178A (ja) * 2009-02-24 2010-09-09 Internatl Business Mach Corp <Ibm> 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法

Also Published As

Publication number Publication date
US4954877A (en) 1990-09-04

Similar Documents

Publication Publication Date Title
US4954877A (en) Chip carrier
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
EP0337686A2 (en) Semiconductor chip module
US5543661A (en) Semiconductor ceramic package with terminal vias
US5227583A (en) Ceramic package and method for making same
JPH11251172A (ja) 多層セラミック・キャパシタおよび金属バイアを製造する方法
JPH06275739A (ja) セラミック製アダプター及びセラミックパッケージ
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
CN107993985A (zh) 电子部件搭载用基板、电子装置以及电子模块
US5914533A (en) Multilayer module with thinfilm redistribution area
US4646126A (en) Semiconductor device
JPH03286590A (ja) セラミック配線基板
EP0359513A2 (en) Semiconductor chip carrier and method of making it
JP2002299775A (ja) 電子部品装置
JPH07321160A (ja) 半導体装置
JPH09237855A (ja) セラミックス多層配線基板
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JPS58159361A (ja) 多層混成集積回路装置
JP2580727B2 (ja) 多層プリント基板の配線方法
JPH06112355A (ja) セラミックパッケージ
JP2008124072A (ja) 半導体装置
JPH03215995A (ja) 多層配線モジュール
JPH07123150B2 (ja) ハイブリッド半導体モジュール
JPH01302757A (ja) 基板集合シート