JPH02170088A - 時計回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時計回路に関し、特に時間の遅れ進みの自動補
正機能を有した時計回路に関する。

〔従来の技術〕

従来の時計回路では、遅れ進みの時刻補正は、その時計
のリューズを引くことにより秒針を止めて長針を正確な
時刻より進めておき、その時刻になると同時にリューズ
を戻すことにより、秒針を再度動かして行われていた。

〔発明が解決しようとする課題〕

上述した従来の時計回路は、遅れ進みの時刻補正の動作
が人手により行われ手間がががり面倒であるとともに、
リューズを戻す動作が円滑に行われないと時間の設定ず
れが生じたり、又、人手により上記の処置が行われない
と時間の誤差が累積されてしまうという問題点がある。

本発明の目的は、長時間にわたり自動的に遅れ進みの時
刻補正することができる時計回路を提供することにある
。

〔課題を解決するための手段〕

本発明の時計回路は、人手による時刻補正の時間間隔を
記憶する第１のレジスタと、時刻の計数動作中に遅れ進
みを補正する周期を記憶する第２のレジスタと、経過時
刻を計数する第１のカウンタと、パルスの挿入・除去を
行う補正回路とを備え、前記第１のレジスタの記憶値を
人手による時刻補正時の遅れ進みの時刻補正値で除算し
、その結果を前記第２のレジスタに記憶させ、前記第１
のカウンタの計数値と前記第２のレジスタの記憶値とが
一致したとき、遅れの補正の場合には前記補正回路によ
り１パルスの挿入し、進みの補正の場合には前記補正回
路により］パルスを除去することによって時刻の補正を
行うように構成されている。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例のブロック図である。

入力スイッチ１は人手による時刻補正信号１７ａ又は時
刻補正信号１７ｂを入力する。入力された時刻補正信号
１７ａは「＋」の極性を、時刻補正信号１７ｂは「−」
の極性を極性レジスタ１０に記憶させる。又、入力スイ
ッチ１から時刻補正信号１７ａ、１７ｂを入力させると
、立上がってＴｌカウンタ２から時刻補正の間隔ＴをＴ
レジスタ４（第１のレジスタ）に記憶させ、立下がりで
Ｔ１カウンタ２をリセットする。

Ｔ１カウンタ２は時カウンタ］３から前回の人手補正か
らの経過時刻を計数し、Ｔ２カウンタ３（第１のカウン
タ）は前回の自動補正からの経過時刻を計数する。△ｔ
カウンタ５は入力スイッチ１からの入力信号と秒カウン
タ１１の出力とにより人手による時刻補正値を計数する
。除算回路６はＴレジスタ４の記憶値を△ｔカウンタ５
によって計数された人手による補正値で除算し、その結
果である自動時刻補正の周期を示すＴ／（△ｔ）の値を
Ｔ／△ｔレジスタ７く第２のレジスタ）に記憶させる。

比較部８はＴ２カウンタ３によって計数された経過時刻
とＴ／△ｔレジスタ７の記憶値とを比較し、それぞれの
値か一致したとき、補正回路９に補正制御信号１６を送
出し、又、Ｔ２カウンタ３をリセットさせる。補正回路
っけ比較部８から補正制御信号１６が入ったとき、極性
レジスタ１０の記憶値により「十」のときは、秒カウン
タ１１の出力に１パルス挿入し、「−」であれば、１パ
ルス除去してモータ部１４に出力さぜ、遅れ進みか補正
される。

第２図は第１図の時計回路の各部の信号の時間関係を示
す説明図である。

第２図では、例として、前回人手による補正を行った時
点ｔ。から合同人手による補正を行った時点ｔ１まての
間隔Ｔを６時間とし、ｔ□において十補正された補正値
Δｔを３秒としている。この２つの値から除算回路６に
より、自動補正の周期Ｔ／（Δｔ）＝２時間が算出され
、ｔ１以後２時間周期（ｔ２．ｔ３．・・・・・・）の
時点で第３図に示すように、補正回路９によって秒パル
スが挿入又は除去され時刻が補正される。

〔発明の効果〕

以上説明したように、本発明は、人手による時刻補正を
行うと、人手による時刻補正の間隔と補正した時間とか
ら自動時刻補正が行われる時間間隔が算出され記憶され
て、以後、レジスタに記憶された自動時刻補正の時間間
隔が経過するごとに自動的に遅れ進みの時刻補正を行わ
せることができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の時計回路の各部の信号の時間関係を示す説明図、第
３図は第２図の自動補正時刻ｔ２における補正回路の出
力を示す説明図である。 １・・・・入力スイッチ、２・・・・Ｔ１カウンタ、３
・・・・・・Ｔ２カウンタ、４・・・・・・Ｔレジスタ
、５・・・・・・△ｔカウンタ、６　・・除算回路、７
・・・・・Ｔ／△ｔレジスタ、８・・・比較部、９　・
・補正回路、１０・・・・・極性レジスタ、１１・・・
・・・秒カウンタ、１３・・・・時カウンタ、１４・・
・・・モータ部、１６・・・・・・補正制御信号、１７
ａ、１７ｂ・・・・・・時刻補正信号。

Claims (1)

【特許請求の範囲】
1. 人手による時刻補正の時間間隔を記憶する第１のレジス
   タと、時刻の計数動作中に遅れ進みを補正する周期を記
   憶する第２のレジスタと、経過時刻を計数する第１のカ
   ウンタと、パルスの挿入・除去を行う補正回路とを備え
   、前記第１のレジスタの記憶値を人手による時刻補正時
   の遅れ進みの時刻補正値で除算し、その結果を前記第２
   のレジスタに記憶させ、前記第１のカウンタの計数値と
   前記第２のレジスタの記憶値とが一致したとき、遅れの
   補正の場合には前記補正回路により１パルスの挿入し、
   進みの補正の場合には前記補正回路により１パルスを除
   去することによって時刻の補正を行うことを特徴とする
   時計回路。