JPH02174152A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH02174152A
JPH02174152A JP63328548A JP32854888A JPH02174152A JP H02174152 A JPH02174152 A JP H02174152A JP 63328548 A JP63328548 A JP 63328548A JP 32854888 A JP32854888 A JP 32854888A JP H02174152 A JPH02174152 A JP H02174152A
Authority
JP
Japan
Prior art keywords
semiconductor element
lead frame
semiconductor
lead
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63328548A
Other languages
English (en)
Inventor
Shigeaki Kubota
久保田 恵彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP63328548A priority Critical patent/JPH02174152A/ja
Publication of JPH02174152A publication Critical patent/JPH02174152A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は半導体装置およびその製造方法に係り、特に半
導体装置の実装に関する。
(従来の技術) 半導体素子の実装方法としては、封止用のパッケージ材
料として金属を用いる方法、セラミックを用いる方法、
樹脂を用いる方法等がある。
これらの方法のうち、樹脂を用いる方法では、例えば、
第4図に示すように、リードフレーム1のダイパッド2
に、半導体素子3を固着し、この半導体素子3のポンデ
ィングパッドとリードフレームのインナーリード4とを
金線あるいはアルミ線のボンディングワイA75によっ
て結線し、更にこれらを樹脂パッケージ6内に封止する
ことにより製造されている。
また、ここで用いられるリードフレームは、第5図に1
例を示す如く、半導体素子を搭M、するためのダイパッ
ド2と、先端が該ダイパッドをとり囲むように延在せし
められたインナーリード4と、該インナーリードとほぼ
直交する方向に延びこれらインナーリードを一体的に支
持するタイバー7と、該タイバーの外側に前記各インナ
ーリードに接続するように配設せしめられたアウターリ
ード8とダイパッド2を支持するサポートパー9とから
構成されている。
このような樹脂による封止方法は、安価でかつ実装作業
性が良好であることから、広く利用されている。
ところで、半導体装置の高集積化に伴い、半導体素子(
以下半導体チップ)からの発熱量が増え、これによる信
頼性低下が問題となっている。
このような半導体装置の放熱対策として、第6図に示す
ごとく、半導体素子搭載部(以下パッドと指称す)の裏
面に複数の凹部0を設け、表面積を増大せしめて放熱効
果を高めるようにしたもの、あるいは第7図に示すよう
に、パッド部分をリードフレーム本体と異なる敢然性の
良好な材質で構成し、嵌合部kを設けて両者を一体化す
るようにしたものなど種々の提案がなされている。
しかしながら、前者の構造では凹部0の形成により、パ
ッドが変形し易くなり、歩留まり低下の原因となってい
た。
また、後者の構造では、パッド部分とリードフレーム本
体との嵌合不良により、ワイヤボンディング後、パッド
部分とリードフレーム本体とが分裂し、ワイヤの切断や
チップの破損というような不具合が発生することがたび
たびであった。
(発明が解決しようとする課題) このように、従来の樹脂封止型半導体装置においては、
放熱性の改善のための構造が提案されてはいるが、かえ
ってこの構造が歩留まり低下の原因となり、信頼性の高
いものを得ることができないという問題があった。
本発明は、前記実情に鑑みてなされたもので、敢然性が
良好で信頼性の高い半導体装置を提供することを目的と
する。
〔発明の構成] (課題を解決するための手段) そこで本発明の半導体装置では、樹脂パッケージ内に、
半導体素子固着工程よりも面積が大きくなるように形成
された半導体素子搭載部と、該半導体素子搭載部に搭載
された半導体素子と、該半導体素子搭載部の周縁部上に
インナーリード先端が絶縁物質を介して貼着固定される
と共に、ワイヤを介して半導体素子と電気的接続がなさ
れるように構成され、さらにこのインナーリードに連設
されるアウターリードの先端を樹脂パッケージ外に導出
せしめてなるリードフレーム本体とを、具備するよ・う
にしている。
すなわち、本発明では、半導体素子搭載部の面積が半導
体素子載置領域よりも大きくなるように形成され、該半
導体素子搭載部の周縁部上に半導体素子を囲むようにイ
ンナーリード先端を絶縁物質を介して貼着固定するよう
にしている。
上記構成において望ましくは、半導体素子搭載部をリー
ドフレーム本体よりも放熱性の良好な材料で構成するよ
うにする。
また、本発明の半導体装置では、樹脂パッケージの表裏
両面のうち少なくとも一方に窪みを設けるようにしてい
る。
さらに望旗しくは、この半導体素子載置領域上に絶縁材
料を介して半導体素子を固着すると共に、裏面側の窪み
を深くし半導体素子搭載部が露呈するように構成してい
る。
また、本発明の方法では、複数のインナ1−リードおよ
びアウターリードを有する単位リードフレームパターン
が複数連設された第1のリードフレームと、該第1のリ
ードフレームのインナーリード先端に囲まれた領域より
も外縁が外側にくるように形成された半導体素子搭載部
を有する単位リードフレームパターンが複数連設された
第2のリードフレームとを用意し、該半導体素子搭載部
の周縁部上にインナーリード先端がくるようにこれらを
位置決めし、絶縁物質を介して第1および第2のリード
フレームを貼着固定したのち、半導体素子を該半導体素
子搭載部に固着すると共に、ワイヤポンディングを行い
樹脂封止を行うようにしている。
(作用) 本発明によれば、インナーリードの先端が半導体素子搭
載部の周縁部上に貼着固定されているため、高集積化に
際してリード幅の微細化が進んだ場合にも、インナーリ
ードの先端は位置ずれもなく良好に維持される。
また、半導体素子搭載部をリードフレーム本体よりも放
熱性の良好な材料で構成するようにすれば、高集積化に
際して発熱部が増大しても、放熱面積が^いため、熱に
よる素子の劣化を防止することが可能となる。
さらに、樹脂パッケージの表裏両面のうち少なくとも一
方に窪みを設けるようにしているため、発熱部ができる
だけ、外雰囲気に近い位置にあり、またパッケージの表
面積が大きくなり、熱の放散性が良好となる6 さらにまた、裏面側の窪みを深くし半導体素子搭載部が
露呈するようにすれば、ざらに熱放散性が向上する。
また、本発明の方法では、第1のリードフレームのイン
ナーリード先端5ffi2のリードフレーム上に固定さ
れた状態で、ワイヤボンディングがなされるようになっ
ているため、位置ずれのない良好なボンディングが可能
となり、また実装後においても変形の虞もなく信頼性の
高い半導体装置を提供することができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
この半導体装置は、第1図に示すように、樹脂パッケー
ジ内6内に、半導体素子U置領域よりも面積が大きくな
るように形成された半導体素子搭載部すなわちダイパッ
ド22と、該ダイパッド22に搭載された半導体チップ
3と、該半導体チップ搭載領域の周縁部上にインナーリ
ード4先端が絶縁性物質であるエポキシ樹脂を介して貼
着固定されると共に、ワイヤ5を介して半導体チップ3
と電気的接続がなされるように構成され、さらにこのイ
ンナーリード4に連設されるアウターリード8の先端を
樹脂パッケージ6外に導出せしめてなることを特徴とす
るものである。
次に、この半導体装置の製造方法について説明する。
第2図(a)乃至第2図(f)は、本発明実施例の半導
体装置の製造工程を示す図である。
まず、第2図(a>に示すように、スタンピング法によ
り、ニッケルからなる帯状材料を加工し、インナ−リー
ド4先端部の平坦幅を確保するためのコイニング処理、
インナーリード先端部にめっきを行うめっき工程など通
常の処理工程を経てダイパッドのない第1のリードフレ
ーム11を形成する。
一方、第2図(b)に示すように、放熱性の良好な銅を
主成分とする合金からなる帯状材料を同様に、スタンピ
ング法により加工し、サイドバーにサポートパー9を介
して一体的に接続されるダイパッド22を有する第2の
リードフレーム21を形成する。なお、このダイパッド
は、半導体チップ搭載部の面積が半導体チップ載置領域
よりも大きくなるように形成されている。なおこれら第
1及び第2のリードフレームには互いに対応する位置に
位置決め用のパイロットホールHが形成されている。
この後、第2図(C)に示すように、該パイロットホー
ルHSffiなるように第2のリードフレーム21上に
第1のリードフレーム11を出ね、第2図(d)に示す
ように、エポキシ樹脂12を介してこれらを互いに固着
する。これにより第1のリードフレームのインナーリー
ド4の先端はダイパッド23上に固着される。
さらにこの後、第2図(e)に示すように、ダイパッド
22上に半導体チップ3をエポキシ樹脂12によって固
着し、ワイヤボンディング法により、各インナ−リード
4先端部のボンディングエリアと半導体チップ3のポン
ディングパッドとをワイヤボンディング法によりワイヤ
5を介して結線する。
そして、第2図(f)に示すように、エポキシ樹脂を用
いて樹脂封止を行い、アウターリード先端部を残して該
リードフレーム構体を封止する。
最後に、タイバー7を切除し、アウターリード8の先端
を分離すると共に、所望の方向に折り曲げ成型し、第1
図に示した半導体装置が完成する。
このようにして形成された半導体装置では、ダイパッド
22が放熱性の良好な材料で形成されると共に大きく形
成されているため、高集積化に際して発熱量が増大して
も、放熱面積が高いため、熱による素子の劣化を防止す
ることが可能となる。
また、インナーリードの先端が半導体素子搭載部の周縁
部上に貼着固定されているため、インナーリードの先端
は位置ずれもなく良好に維持さ机る。
また、本発明実施例の半導体装置の製造方法では、第1
のリードフレーム11のインナーリード先端が第2のリ
ードフレーム21上に固定された状態で、ワイヤボンデ
ィングがなされるようになっているため、位置ずれのな
い良好なボンディングが可能となり、また実装後におい
ても変形の虞もなく信頼性の高い半導体装置を提供する
ことができる。
なお、前記実施例では、第1及び第2のリードフレーム
を固着するのにエポキシ樹脂を用いるようにしたが、ポ
リイミド樹脂など絶縁性の樹脂であればよく、また、ポ
リイミドフィルムなど絶縁性のフィルム状体を所望の形
状に切断しておきこれを第1及び第2のリードフレーム
の間に挾んで加熱し固着するようにしても良い。
また、第2のリードフレームの形状加工後、実装に先立
ち、ダイパッドの表面を電気的絶縁性が良好で、熱伝導
性の良好な7#膜で被覆しておくようにしてもよい。
さらに、本発明の変形例として、第3図に示すように樹
脂パッケージ6の表面および裏面に凹部を形成し、半導
体チップができるだけ、外界囲気に近い位置にくるよう
に形成しても良い。ここでは、裏面はダイパッド22が
露呈するように深い凹部を形成したが、必ずしも露呈せ
しめる必要はない。
上記構成により、さらに熱放散性が向上し、信頼性の高
い半導体装置を得ることが可能となる。
加えて、放熱性をあまり考慮しないならば、第2のリー
ドフレームを剛性を有する絶縁性部材で構成し、インナ
ーリード先端を支持するようにしてもよい。
〔発明の効果〕
以上説明してきたように、本発明によれば、インナーリ
ードの先端が半導体素子搭載部の周縁部上に貼着固定さ
れているため、高集積化に際してリード幅の微細化が進
んだ場合にも、放熱性が良好で信頼性の高い半導体装置
を得ることが可能となる。
さらに、樹脂パッケージの表裏両面のうち少なくとも一
方に窪みを設けるようにしているため、熱の放散性が良
好となり、信頼性の向上を計ることが可能となる。
また、本発明の方法では、第1のリードフレームのイン
ナーリード先端が第2のリードフレーム上に固定された
状態で、ワイヤポンディングがなされるようになってい
るため、位置ずれのない良好なボンディングが可能とな
り、また実装後においても変形の虞もなく信頼性の高い
半導体装置を提供することが可能となる。
【図面の簡単な説明】
第1図は本発明実施例の半導体装置を示す図、第2図(
a)乃至第2図(f)は本発明実施例の半導体装置の製
造工程を示す図、第3図は本発明実施例の半導体装置の
変形例を示す図、第4図は従来例の半導体装置を示す図
、第5図乃至第7図は従来例のリードフレームを示す図
である。 1・・・リードフレーム、2・・・ダイパッド、3・・
・半導体素子、4・・・インナーリード、5・・・ボン
ディングワイヤ、6・・・樹脂、7・・・タイバー、8
・・・アウターリード、9・・・サポートパー 11・
・・第1のリードフレーム、21・・・第2のリードフ
レーム、22・・・ダイパッド、12・・・エポキシ樹
脂。 第2図(b) 第2図(a) 第2図(c) z2 第2図 (d) 第2図(f) 第 図 第5図

Claims (5)

    【特許請求の範囲】
  1. (1)樹脂封止型半導体装置において、 樹脂パッケージ内に、 半導体素子載置領域よりも面積が大きくな るように形成された半導体素子搭載部と、 該半導体素子搭載部に搭載された半導体素 子と、 該半導体素子搭載部の周縁部上にインナー リード先端が絶縁物質を介して貼着固定されると共に、
    ワイヤを介して半導体素子と電気的接続がなされるよう
    に構成され、さらにこのインナーリードに連設されるア
    ウターリードの先端を樹脂パッケージ外に導出せしめて
    なるリードフレーム本体とを具備したことを特徴とする
    半導体装置。
  2. (2)前記リードフレーム本体は、 インナーリードおよびこれに連設されたア ウターリードを有する第1のリードフレームと、前記第
    1のリードフレームよりも放熱性の 良好な材料で構成され半導体素子搭載部を有する第2の
    リードフレームとから構成されていることを特徴とする
    請求項(1)記載の半導体装置。
  3. (3)前記樹脂パッケージは、 表裏両面のうち少なくとも一方に窪みを有 してなることを特徴とする請求項(2)記載の半導体装
    置。
  4. (4)前記窪みは、裏面側で半導体素子搭載部が露呈す
    る程度に深く形成されており、 前記半導体素子は、 前記半導体素子載置部の半導体素子載置領 域上に絶縁材料を介して固着せしめられていることを特
    徴とする請求項(3)記載の半導体装置。
  5. (5)複数のインナーリードおよびアウターリードを有
    する単位リードフレームパターンが複数連設された第1
    のリードフレームを形成する第1のリードフレーム形成
    工程と、 該第1のリードフレームのインナーリード 先端に囲まれた領域よりも外縁が外側にくるように形成
    された半導体素子搭載部を有する単位リードフレームパ
    ターンが複数連設された第2のリードフレームを形成す
    る第2のリードフレーム形成工程と、 該半導体素子搭載部の周縁部上にインナー リード先端がくるように第1及び第2のリードフレーム
    を位置決めし、第1および第2のリードフレームを貼着
    固定するリードフレーム組み立て工程と、 半導体素子を該半導体素子搭載部に固着す る半導体素子固着工程と、 ワイヤボンディングを行うワイヤボンディ ング工程と、 樹脂封止工程とを具備したことを特徴とす る半導体装置の製造方法。
JP63328548A 1988-12-26 1988-12-26 半導体装置およびその製造方法 Pending JPH02174152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63328548A JPH02174152A (ja) 1988-12-26 1988-12-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63328548A JPH02174152A (ja) 1988-12-26 1988-12-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH02174152A true JPH02174152A (ja) 1990-07-05

Family

ID=18211511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63328548A Pending JPH02174152A (ja) 1988-12-26 1988-12-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH02174152A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922787A (ja) * 1972-05-12 1974-02-28
JPS59207646A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922787A (ja) * 1972-05-12 1974-02-28
JPS59207646A (ja) * 1983-05-11 1984-11-24 Toshiba Corp 半導体装置およびリ−ドフレ−ム

Similar Documents

Publication Publication Date Title
JP3839321B2 (ja) 半導体装置およびその製造方法
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP2569939B2 (ja) 樹脂封止型半導体装置
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002134674A (ja) 半導体装置およびその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0719876B2 (ja) 半導体装置
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JPH02174152A (ja) 半導体装置およびその製造方法
JP4764608B2 (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JP3229816B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
CN111341748B (zh) 选择性图案镀层的引线框
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPH1126643A (ja) 半導体装置
JP4153813B2 (ja) 半導体装置及びその製造方法
JP2005303169A (ja) 半導体装置およびその製造方法
JPH05275570A (ja) 半導体装置
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法