JPH02174376A - 画質補正回路 - Google Patents
画質補正回路Info
- Publication number
- JPH02174376A JPH02174376A JP63330522A JP33052288A JPH02174376A JP H02174376 A JPH02174376 A JP H02174376A JP 63330522 A JP63330522 A JP 63330522A JP 33052288 A JP33052288 A JP 33052288A JP H02174376 A JPH02174376 A JP H02174376A
- Authority
- JP
- Japan
- Prior art keywords
- delay line
- delay
- circuit
- signal
- image quality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は細いプリオーバーシュートをつける画質補正回
路に関するものである。
路に関するものである。
従来の技術
従来の画質補正回路では、第３図に示すように、ディレ
ィライン１およびディレィライン２などを用い、輝度入
力信号から１次微分信号および２次緻分信号を形成し、
これらの信号を演算することにより補正信号を形成し、
これを輝度信号に加えることにより画質補正を行なって
いる。
ィライン１およびディレィライン２などを用い、輝度入
力信号から１次微分信号および２次緻分信号を形成し、
これらの信号を演算することにより補正信号を形成し、
これを輝度信号に加えることにより画質補正を行なって
いる。
以下、従来の画質補正回路について図面を参照しながら
説明する。
説明する。
従来の画質補正回路の構成を第３図に、また第３図の各
部の波形図を第４図（ａＨｂ）に示す、第３図および第
４図（ａ）において、入力点（ア）における輝度入力信
号へがディレィライン１を通過し、〈イ）点において、
輝度入力信号Ａよりも遅延した輝度信号Ｂを（イ）点で
得、これを輝度入力信号Ａと減算回路３で減算して、１
次微分信号Ｃを（つ）点で得る。さらに、乗算回路４に
より、１次微分信号Ｃと、この１成員分信号Ｃをディレ
ィライン２で遅延させた（１）点の信号りとの乗算を行
い、（オ）点で幅のせまい信号Ｅを得る。１成員分信号
Ｃを微分することにより（力）点で２次微分信号Ｆを得
る。この微分回路５は高域通過フィルターを用いて形成
しても良いし、ディレィライン２の前後の信号を減算す
ることによっても形成できる０次に、乗算された幅のせ
まい信号Ｅと２次微分信号Ｆとを乗算回路６で乗算する
ことにより（キ）点で非常に幅のせよい補正信号Ｇを得
る。この補正信号Ｇをディレィライン１通過後の輝度信
号Ｂに加算回路７で加算することにより、（り）点にお
いて、プリオーバーシュートの幅が非常にせまい輝度補
正信号Ｈが得られ、これにより、画質補正を行なってい
る。
部の波形図を第４図（ａＨｂ）に示す、第３図および第
４図（ａ）において、入力点（ア）における輝度入力信
号へがディレィライン１を通過し、〈イ）点において、
輝度入力信号Ａよりも遅延した輝度信号Ｂを（イ）点で
得、これを輝度入力信号Ａと減算回路３で減算して、１
次微分信号Ｃを（つ）点で得る。さらに、乗算回路４に
より、１次微分信号Ｃと、この１成員分信号Ｃをディレ
ィライン２で遅延させた（１）点の信号りとの乗算を行
い、（オ）点で幅のせまい信号Ｅを得る。１成員分信号
Ｃを微分することにより（力）点で２次微分信号Ｆを得
る。この微分回路５は高域通過フィルターを用いて形成
しても良いし、ディレィライン２の前後の信号を減算す
ることによっても形成できる０次に、乗算された幅のせ
まい信号Ｅと２次微分信号Ｆとを乗算回路６で乗算する
ことにより（キ）点で非常に幅のせよい補正信号Ｇを得
る。この補正信号Ｇをディレィライン１通過後の輝度信
号Ｂに加算回路７で加算することにより、（り）点にお
いて、プリオーバーシュートの幅が非常にせまい輝度補
正信号Ｈが得られ、これにより、画質補正を行なってい
る。
発明が解決しようとする課題
しかし、このような従来の画質補正回路では、立上り速
度の異なった輝度１８号が入力されたときには輝度補正
信号の振幅が異なり、プリオーバーシュート量が異なる
。この状態を示したのが第４図１ｂ）の波形図である。
度の異なった輝度１８号が入力されたときには輝度補正
信号の振幅が異なり、プリオーバーシュート量が異なる
。この状態を示したのが第４図１ｂ）の波形図である。
第４図（ｂ）の輝度入力信号Ａ′の立上り時間が第４図
（ａ）のＡの１．５倍に長くなったときの第３図の各点
（ア）〜（り）の波形を示している。第４図（ａＨｂ）
の（つ）点におけるこのときの１次微分信号Ｃ，Ｃ′に
ついて比較すると、第４図（ａ）の１成員分信号Ｃの場
合の振幅が１に対して第４図（ｂ）の１次微分信号Ｃ′
の場合の振幅では０．６７と小さくなる。したがって、
第４図（ｂ）の１次微分信号Ｃ′以降の各点（１）〜（
り）の信号はすべて第４図（ａ）の信号の振幅の０．６
７倍になり、プリオーバーシュート量も同様０．６７倍
となり、小さくなるという問題を有していた。
（ａ）のＡの１．５倍に長くなったときの第３図の各点
（ア）〜（り）の波形を示している。第４図（ａＨｂ）
の（つ）点におけるこのときの１次微分信号Ｃ，Ｃ′に
ついて比較すると、第４図（ａ）の１成員分信号Ｃの場
合の振幅が１に対して第４図（ｂ）の１次微分信号Ｃ′
の場合の振幅では０．６７と小さくなる。したがって、
第４図（ｂ）の１次微分信号Ｃ′以降の各点（１）〜（
り）の信号はすべて第４図（ａ）の信号の振幅の０．６
７倍になり、プリオーバーシュート量も同様０．６７倍
となり、小さくなるという問題を有していた。
本発明は上記従来の問題を解決するもので、立上り時間
の異なる輝度入力信号に対してもプリオーバーシュート
量を一定にすることができる画質補正回路を提供するこ
とを目的とするものである。
の異なる輝度入力信号に対してもプリオーバーシュート
量を一定にすることができる画質補正回路を提供するこ
とを目的とするものである。
課題を解決するための手段
上記課題を解決するために本発明の画質補正回路は、第
１のディレィラインと、この第１のディレィラインの前
後の信号を減算する減算回路と、前記減算回路の後に接
続される第２のディレィラインと、前記減算回路と第２
のディレィラインの出力を乗算する第１の乗算回路と、
前記減算回路の出力を微分した信号と前記第１の乗算回
路の出力を乗算する第２の乗算回路と、前記第２の乗算
回路の出力と前記第１のディレィラインを通過した輝度
信号を加える加算回路とを有する画質補正回路であって
、前記第１のディレィラインおよび第２のディレィライ
ンのディレィタイムを輝度入力信号の立上り時間が長い
場合にそれぞれのディレィタイムも長くするように切換
える手段を備えたものである。
１のディレィラインと、この第１のディレィラインの前
後の信号を減算する減算回路と、前記減算回路の後に接
続される第２のディレィラインと、前記減算回路と第２
のディレィラインの出力を乗算する第１の乗算回路と、
前記減算回路の出力を微分した信号と前記第１の乗算回
路の出力を乗算する第２の乗算回路と、前記第２の乗算
回路の出力と前記第１のディレィラインを通過した輝度
信号を加える加算回路とを有する画質補正回路であって
、前記第１のディレィラインおよび第２のディレィライ
ンのディレィタイムを輝度入力信号の立上り時間が長い
場合にそれぞれのディレィタイムも長くするように切換
える手段を備えたものである。
作用
上記構成により、異なった輝度入力信号が入力されると
、輝度入力信号の立上り時間に応じて切換手段により、
第１のディレィラインおよび第２のディレィラインのデ
ィレィタイムを切換えるので、たとえば、輝度入力信号
の立上り時間が長いときは、第１および第２のディレィ
ラインを遅延時間の長いディレィタイムに切換える。す
ると、輝度入力信号と第１のディレィラインを通過した
遅延信号とを減算回路で減算した第１成員分信号の振幅
は従来のように小さくならず、したがって、輝度補正信
号のプリオーバーシュート量が小さくなることは防止さ
れる。このようにして、立上り時間の異なる輝度入力信
号に対しても、輝度補正信号の振幅は一定となり、プリ
オーバーシュート量が一定の画質補正が得られる。
、輝度入力信号の立上り時間に応じて切換手段により、
第１のディレィラインおよび第２のディレィラインのデ
ィレィタイムを切換えるので、たとえば、輝度入力信号
の立上り時間が長いときは、第１および第２のディレィ
ラインを遅延時間の長いディレィタイムに切換える。す
ると、輝度入力信号と第１のディレィラインを通過した
遅延信号とを減算回路で減算した第１成員分信号の振幅
は従来のように小さくならず、したがって、輝度補正信
号のプリオーバーシュート量が小さくなることは防止さ
れる。このようにして、立上り時間の異なる輝度入力信
号に対しても、輝度補正信号の振幅は一定となり、プリ
オーバーシュート量が一定の画質補正が得られる。
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。なお、従来例に同一の作用効果を奏するものに
は同一の符号を付してその説明を省略する。
明する。なお、従来例に同一の作用効果を奏するものに
は同一の符号を付してその説明を省略する。
第１図は本発明の一実施例の画像補正回路のブロック図
を示し、第２図は立上がり時間の長い輝度入力信号が入
ってきたときの第１図の各点における波形図を示してい
る。第１図および第２図において、８．９はディレィラ
インであり、ディレィライン８はディレィライン１と並
列に配設されてディレィライン１とディレィタイムを異
ならしめ、また、ディレィライン９はディレィライン２
と並列に配設されてディレィライン２とディレィタイム
を異ならしめている。１０．１１は切換手段としてのス
イッチであり、輝度入力信号の立上り時間に応じて、ス
イッチ１０はディレィライン１，８、スイッチ１１はデ
ィレィライン２，９のディレィタイムを切換えるように
構成されている。このとき、ディレィライン１．２のデ
ィレィタイムを等しく構成するとともに、ディレィライ
ン８，９のディレィタイムを等しく構成している。
を示し、第２図は立上がり時間の長い輝度入力信号が入
ってきたときの第１図の各点における波形図を示してい
る。第１図および第２図において、８．９はディレィラ
インであり、ディレィライン８はディレィライン１と並
列に配設されてディレィライン１とディレィタイムを異
ならしめ、また、ディレィライン９はディレィライン２
と並列に配設されてディレィライン２とディレィタイム
を異ならしめている。１０．１１は切換手段としてのス
イッチであり、輝度入力信号の立上り時間に応じて、ス
イッチ１０はディレィライン１，８、スイッチ１１はデ
ィレィライン２，９のディレィタイムを切換えるように
構成されている。このとき、ディレィライン１．２のデ
ィレィタイムを等しく構成するとともに、ディレィライ
ン８，９のディレィタイムを等しく構成している。
上記構成により、以下その動作を説明する。まず、ディ
レィライン１およびディレィライン２のディレィタイム
（遅延量）をたとえば５０ｎｓｅｃとし、また、ディレ
ィライン８およびディレィライン９のディレィタイムを
たとえば１００ｎＳｆ３Ｃとする。ここで、たとえば、
輝度入力信号が１００ ｎ ｓ ｅ ｃの立上り時間の
短い信号入力時には、スイッチ１０をディレィライン１
側に、また、スイッチ１１をディレィライン２側に切換
え、このときの動作は従来例に示した動作と同じになり
、各点（ア）〜（り）の波形は第４図ｆａ）に示したよ
うになる。
レィライン１およびディレィライン２のディレィタイム
（遅延量）をたとえば５０ｎｓｅｃとし、また、ディレ
ィライン８およびディレィライン９のディレィタイムを
たとえば１００ｎＳｆ３Ｃとする。ここで、たとえば、
輝度入力信号が１００ ｎ ｓ ｅ ｃの立上り時間の
短い信号入力時には、スイッチ１０をディレィライン１
側に、また、スイッチ１１をディレィライン２側に切換
え、このときの動作は従来例に示した動作と同じになり
、各点（ア）〜（り）の波形は第４図ｆａ）に示したよ
うになる。
次に、輝度入力信号が１５０ｎｓｅｃの立上り時間の長
い信号入力時には、スイッチ１０をディレィライン８側
に、また、スイッチ１１をディレィライン９側に切換え
る。このときの各点（ア）〜（り）の波形を第２図に示
す。
い信号入力時には、スイッチ１０をディレィライン８側
に、また、スイッチ１１をディレィライン９側に切換え
る。このときの各点（ア）〜（り）の波形を第２図に示
す。
第２図において、輝度人力信号Ａ ”は従来例の第４図
（ｂ）に示す輝度入力信号Ａ′と同一の立上り時間であ
り、これらを比教すると、本実施例のものはディレィラ
イン８をスイッチ１０により切換えてディレィタイムを
たとえば１００ｎｓｃｃと長く設定したので、従来の１
成員分信号Ｃ′の振幅が０．６７となるのに対して本実
施例の１成員分１８号Ｃ″は１となる。これは従来例の
第４図（ａ）に示す立上り時間の短いときの１成員分信
号Ｃの振幅ｌと同等となり、第２図の（つ）点における
１成員分信号Ｃ′以降の各点（１）〜（り）における信
号の振幅も従来例の輝度入力信号への立上り時間の短い
場合の各点（１）〜（り）における第４図（ａ）の振幅
と同等となる。したがって、立上り時間の長い輝度入力
信号が入ってきても、その立上り時間に応じてスイッチ
１０．１１でディレィタイムを切換えることで輝度補正
信号のオーバーシュート量が一定の画質補正が得られる
。
（ｂ）に示す輝度入力信号Ａ′と同一の立上り時間であ
り、これらを比教すると、本実施例のものはディレィラ
イン８をスイッチ１０により切換えてディレィタイムを
たとえば１００ｎｓｃｃと長く設定したので、従来の１
成員分信号Ｃ′の振幅が０．６７となるのに対して本実
施例の１成員分１８号Ｃ″は１となる。これは従来例の
第４図（ａ）に示す立上り時間の短いときの１成員分信
号Ｃの振幅ｌと同等となり、第２図の（つ）点における
１成員分信号Ｃ′以降の各点（１）〜（り）における信
号の振幅も従来例の輝度入力信号への立上り時間の短い
場合の各点（１）〜（り）における第４図（ａ）の振幅
と同等となる。したがって、立上り時間の長い輝度入力
信号が入ってきても、その立上り時間に応じてスイッチ
１０．１１でディレィタイムを切換えることで輝度補正
信号のオーバーシュート量が一定の画質補正が得られる
。
なお、本実施例では、ディレィライン１，８およびディ
レィライン２．９のそれぞれのディレィタイムを５０
＋１ Ｓ ｅ Ｃと１００ｎｓｃｃに切換えているが、
これは輝度入力信号の立上り時間に応じて適当なディレ
ィタイムの値に設計すれば良い。
レィライン２．９のそれぞれのディレィタイムを５０
＋１ Ｓ ｅ Ｃと１００ｎｓｃｃに切換えているが、
これは輝度入力信号の立上り時間に応じて適当なディレ
ィタイムの値に設計すれば良い。
また、実際の回路においては、輝度入力信号がテレビ信
号時とビデオ信号時とを切換えるときにディレィライン
のディレィタイムを切換えるものである。
号時とビデオ信号時とを切換えるときにディレィライン
のディレィタイムを切換えるものである。
また、ディレィライン１，８およびディレィライン２．
９を半導体集積回路内に内蔵するとともに、ディレィラ
イン１とディレィライン８およびディレィライン２とデ
ィレィライン９をそれぞれ並列に配置して異なるディレ
ィタイムのディレィラインを切換えるものである。
９を半導体集積回路内に内蔵するとともに、ディレィラ
イン１とディレィライン８およびディレィライン２とデ
ィレィライン９をそれぞれ並列に配置して異なるディレ
ィタイムのディレィラインを切換えるものである。
発明の効果
以上のように本発明によれば、第１のディレィラインお
よび第２のディレィラインのディレィタイムを輝度入力
信号の立上り時間が長い場合にそれぞれのディレィタイ
ムも長くするように切換える手段を備えたことにより、
従来のように、輝度入力信号の立上り時間が長いときに
も輝度補正信号のプリオーバーシュート量が小さくなる
ということはなく、立上り時間の興なる輝度入力信号に
対しても輝度補正信号の振幅が一定となり、したがって
、プリオーバーシュート量が一定の画質補正を得ること
ができ、実用的にきわめて有用である。
よび第２のディレィラインのディレィタイムを輝度入力
信号の立上り時間が長い場合にそれぞれのディレィタイ
ムも長くするように切換える手段を備えたことにより、
従来のように、輝度入力信号の立上り時間が長いときに
も輝度補正信号のプリオーバーシュート量が小さくなる
ということはなく、立上り時間の興なる輝度入力信号に
対しても輝度補正信号の振幅が一定となり、したがって
、プリオーバーシュート量が一定の画質補正を得ること
ができ、実用的にきわめて有用である。
第１図は本発明の一実施例を示す画質補正回路のブロッ
ク図、第２図は同画質補正回路の各点における輝度入力
の立上り時間が長い場合の波形図、第３図は従来の画質
補正回路のブロック図、第４図（ａ）（ｂ）は同画質補
正回路の各点における波形を示す波形図であり、輝度入
力信号の立上り時間が短い場合および長い場合を示して
いる。 １，２，８．９・・・ディレィライン、３・・・減算回
路、４，６・・・乗算回路、５・・・微分回路、７・・
・加算回路、１０．１１・・・スイッチ。 代理人 森 本 義 弘 第 ２図 第６図（ａ） Ａ 第４図（１）） ４′
ク図、第２図は同画質補正回路の各点における輝度入力
の立上り時間が長い場合の波形図、第３図は従来の画質
補正回路のブロック図、第４図（ａ）（ｂ）は同画質補
正回路の各点における波形を示す波形図であり、輝度入
力信号の立上り時間が短い場合および長い場合を示して
いる。 １，２，８．９・・・ディレィライン、３・・・減算回
路、４，６・・・乗算回路、５・・・微分回路、７・・
・加算回路、１０．１１・・・スイッチ。 代理人 森 本 義 弘 第 ２図 第６図（ａ） Ａ 第４図（１）） ４′
Claims (1)
- １、第１のディレィラインと、この第１のディレィライ
ンの前後の輝度信号を減算する減算回路と、前記減算回
路の後に接続される第２のディレィラインと、前記減算
回路と前記第２のディレィラインの出力を乗算する第１
の乗算回路と、前記減算回路の出力を微分した信号と前
記第１の乗算回路の出力を乗算する第２の乗算回路と、
前記第２の乗算回路の出力と前記第１のディレィライン
を通過した輝度信号を加える加算回路とを有する画質補
正回路であって、前記第１のディレィラインおよび第２
のディレィラインのそれぞれのディレィタイムを輝度入
力信号の立上り時間が長い場合にそれぞれのディレィタ
イムも長くするように切換える手段を設けた画質補正回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330522A JP3048366B2 (ja) | 1988-12-26 | 1988-12-26 | 画質補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63330522A JP3048366B2 (ja) | 1988-12-26 | 1988-12-26 | 画質補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02174376A true JPH02174376A (ja) | 1990-07-05 |
| JP3048366B2 JP3048366B2 (ja) | 2000-06-05 |
Family
ID=18233573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63330522A Expired - Fee Related JP3048366B2 (ja) | 1988-12-26 | 1988-12-26 | 画質補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048366B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265471A (ja) * | 1988-08-31 | 1990-03-06 | Matsushita Electric Ind Co Ltd | 輪郭補正装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131120A (ja) * | 1974-09-10 | 1976-03-17 | Japan Broadcasting Corp | |
| JPS57174985A (en) * | 1981-04-20 | 1982-10-27 | Matsushita Electric Ind Co Ltd | Aperture correcting circuit |
| JPS60192465A (ja) * | 1984-03-14 | 1985-09-30 | Matsushita Electric Ind Co Ltd | 画質調整装置 |
-
1988
- 1988-12-26 JP JP63330522A patent/JP3048366B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131120A (ja) * | 1974-09-10 | 1976-03-17 | Japan Broadcasting Corp | |
| JPS57174985A (en) * | 1981-04-20 | 1982-10-27 | Matsushita Electric Ind Co Ltd | Aperture correcting circuit |
| JPS60192465A (ja) * | 1984-03-14 | 1985-09-30 | Matsushita Electric Ind Co Ltd | 画質調整装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0265471A (ja) * | 1988-08-31 | 1990-03-06 | Matsushita Electric Ind Co Ltd | 輪郭補正装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3048366B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4563704A (en) | Noise reduction circuit for a video signal | |
| US4635120A (en) | Noise reduction circuit for video signal | |
| KR880014822A (ko) | 엠퍼시스 회로 | |
| KR860003704A (ko) | 비디오신호 엠파시스회로 | |
| KR890001379A (ko) | 비디오 신호 처리 방법 및 이를 위한 변환기 | |
| US5021884A (en) | Noise reducer circuit for video signal | |
| JP3048366B2 (ja) | 画質補正回路 | |
| JP3077154B2 (ja) | エンハンサ回路 | |
| JPS634753B2 (ja) | ||
| JPH0321104Y2 (ja) | ||
| JP3314579B2 (ja) | 水平輪郭強調信号処理回路 | |
| JPH0580867B2 (ja) | ||
| JPH0683483B2 (ja) | くし形フイルタ | |
| KR0132268Y1 (ko) | 칼라텔레비젼의 화질개선회로 | |
| JPH01212973A (ja) | アパーチャ回路 | |
| JPS6216064B2 (ja) | ||
| JPH0250649B2 (ja) | ||
| JPS628621Y2 (ja) | ||
| JPH03208493A (ja) | 輝度信号／色信号分離装置 | |
| JPH02231890A (ja) | 雑音低減回路 | |
| JPS6374383A (ja) | 色ノイズ低減回路 | |
| JPS6327108A (ja) | 映像信号のノイズ低減回路 | |
| JPH0470182A (ja) | 輝度信号／色信号分離装置 | |
| JPH04309088A (ja) | Ｙｃ分離回路 | |
| JPH01212975A (ja) | ノイズ除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |