JPH02174481A - 動き検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像信号の走査線数変換の際に用いられる動
き検出回路に関するものである。

従来の技術 近年、動き検出回路はＩ　Ｄ　Ｔ　’ｉ　（Ｉｍｐｒｏ
ｖｅｄＴｅｌｅマ１ｇ１ｏｎ　）の商品化の際の要素技
術として重視されている。

ＮＴＳＣ方式のＩＤＴＶの画質改善の一つとして、順次
走査変換によるインターレース妨害の除去がある。現在
の放送方式では放送帯域を節約するため、２：１インタ
ーレース（２フィールドで１フレームを構成）としてい
るが、受信機側Ｏ大画面化に伴い、ラインがちらついて
見える。いわゆるフィンフリッカや動画部分で粗い走査
線構造が目につく等、インターレース妨害と呼ばれるも
のが問題となっている。

ＩＤＴ７では、動き適応型順次走査変換により動画部分
はフィールド内走査線補間、静止画部分はフィールド間
走査線補間を行なうことで、受信側で１フィールドあた
シの走査−線数を倍にし、インターレース妨害を取シ除
く。この際静止画部分と動画部分の判定を行う回路が動
き検出回路である。この時に間惺となるのは、フレーム
間の差分ては検出できない動き（フィールドフリッカ。

ＮＴＳＣでは３０Ｈｚでの動き。）に対する対応である
。

従来のＩＤＴＶの動き検出回路のアルゴリズムとしては
、映像信号のフィールド間差は無視してフレーム間差を
検出することでラインフリッカを除去してきた。フィー
ルドフリッカを含む信号に対しては、放送局側で、動き
信号を多重してはどうかという提案「順次走査変換のだ
めの送信側擬似動き信号の多重」鈴木他テレビジョン学
会誌１９８８マｏ１．４２　Ａ９　Ｐ、Ｐ、　９６６〜
９７２もある。

しかしながら、「高画質デジタルテレビ用ＬＳＩの開発
」今井他１９８８テレビジ冒ン学会全国大会講演予稿集
１６−３に記載されているように。

放送波以外にも１例えば、立体ＶＨＤ、ゲーム器具等、
意図的なフィールド７リツカを映像信号にのせているも
のが存在し、テレビシコン受像機として、受信側でこの
ような信号に対応する動き検出回路の開発が必要であっ
た。

この従来例について、以下、図面を参照しながら説明す
る。第３図〜第７図は従来例を説明するためのもので、
まず、第３図はＩＤＴＶの順次走査変換回路における動
き検出回路の位置付けを示すためのブロック図である。

第３図において、１は映像信号の入力端子で。

ＮＴＳＣ方式の映像信号が入力される。２はム／Ｄ変換
器で、入力された映像信号をデジタル化する。

３は遅延回路で、動き演出系と、信号系との遅延を合わ
せるもので説明の都合上挿入している。４は入力映像信
号を１水平走査期間（以下、Ｈと略する）遅延して出力
するラインメモリである。６はフィールドメモリで、入
力映像信号を２６２Ｈ遅延して出力する。６．７は加算
器で、入力和のｉを出力する。８はスイッチで、２ビッ
ト制御信号に従って３つの入力データから１つを選択し
て出力する。制御信号が”ｏｏ”の時は上、“（ｏ　１
ｊ＞の時は中間　＋＜　１１”の時は下を、各々選択す
る。

９は第１の倍速変換回路、１０は第２の倍速変換回路で
、この回路でデータ速度を倍にし、順次走査変換が完了
する。１１はＤ／ム変換回路で、順次走査変換されたア
ナログ信号を出方する。１２は順次走査映像信号出力端
子である。１３は動き検出回路、１４はデジタル映像信
号大刀端子。

１６は動き信号出力端子である。

以上のように構成された順次走査変換回路にっいて、以
下、その動作を第４図、第５図を参照して説明する。ま
ず、第４図は走査線補間の方法を説明するための補間画
素関係図である。図の演軸はフィールド方向で、百５秒
に１枚の映像が送られてくる。縦軸はライン方向でイン
ターレース走査しているのでτ元×（画面の高さ）で映
像が送られてくる。図中のＯ印が、送信側よシ送られて
いる画素である。Ｑの添字の画素（画素Ｑ）がラインメ
モリ４の入力とすると１画素Ｒはラインメモリ４の出力
（１１１前の信号であるから）であ＝−Ｈ−ｉＨ＝　２
６２Ｈであるから、フィーμトメモリ６の出力が画素Ｐ
である。

さて、順次走査変換する際、走査線数を倍にするため１
画素Ｉを合成する。これを走査線補間と呼ぶ。画素Ｉは
スイッチ８で合成され、第２の倍速変換回路１０へと伝
えられる。画素Ｒの走査線は補間の必要はないので、ラ
インメモリ４の出力がそのまま第１の倍速変換回路９へ
伝えられる。

画素工を合成する際、この画素が静止していると。

動き検出回路１３が判定した場合は、動き信号出力端子
１５の出力はＩゞ００″どなり、スイッチ８はフィール
ドメモリ５の出力に接続される。すなわち１画素Ｐのデ
ータを画素Ｉのデータとする。

画素Ｉが動いていると判定された時は動き信号出力端子
１６の出力は”１１″となり、加算器６の出力、すなわ
ち、画素Ｒと画素Ｑの平均がスイッチ８で選択される。

動静判定が中間的な場合は。

動き信号出力端子１６は”０１”とし、静止画と動画の
データの平均をとった加算器７の出方を選択する。この
ようにして画素Ｉが動き検出回路１３によシスイッチ８
を制御することで合成される。

次に、画素Ｒの属するラインをＲとし１画素Ｉの属する
ラインをＩとし１倍速変換回路（１）９゜（２）　１０
の動作について第５図を参照して説明する。第６図１は
倍速変換動作を説明するためのタイミングチャートであ
る。時間軸は図の一番下に示す期間が、Ｂである。

ａとｂとに第１の倍速変換回路９の動作を示す。

この回路は２Ｈ分の記憶容量のラインメモリで構成して
おシ、その一方のラインメモリの動作をａに、他方をｂ
に示す。両者ともラインメモリへの書き込みのクロック
周波数に対して読み出し周波数を倍にして＾るので、書
き込み期間１Ｈに対して、読み出し期間は、Ｈである。

ａはラインＲをまず１Ｈ期間書き込み、次に、Ｈ周期で
２回、Ｈの内容を読み出している。読み書きを同時には
できないので、もう一つラインメモリを持ち、ａとは逆
のタイミングで読み書きしているのがｂである。

倍速変換回路（２）　１０の動作も全く同様であシ。

０、＋１にその動作を示す。倍速変換回路（１）ｅ。

（２）　１０の出力は、Ｈ周期で交互にハイインピーダ
ンスになるよう動作しており、したがって両者の出力が
接続されているＤ／ム変換器１１には。

ｅのようなタイミングでＲのラインとＩのラインとが入
力される。

以上のような動作で、動き適応型順次走査変換が実現さ
れる。

次に、動き検出回路１３の従来における構成の一例につ
いて、第６図を参照して説明する。第６図は従来の動き
演出回路のブロック図を示すものである。図において１
４はデジタル映像信号入力端子、１５は動き信号出力端
子でこれらは第３図の同一番号の所に対応する。１６は
入力映像信号を１フレーム遅延して出力するフレームメ
モリである。１７は第３の減算器、１８は第４の減算器
である。１９は第３のローパスフィルタで、２０はバン
ドパスフィルタ、２１は最大値選択回路で第３のローパ
スフィルり１９．バンドバスフイ〃り２０の出力の直を
比較して大きい方を選択して出力する。２２は第２の比
較器で第２の最大値選択回路２１の出力を、１４値入力
端子２３の値と比較して出力する。２４は第２の領域加
算回路で。

６ライン×５画素の領域にわたって第２の比較器２２の
出力を加算する。２６は時空間伸長回路で注目する画素
の過去や周辺画素の第２の領域加算回路２４の出力デー
タを一定値分少なくした値と注目画素の領域加算回路（
２）　２４の出力データとを比較して、大きな方の値を
出力する。２６は第３の比較器で、２７の開直入力端子
の値と時空間伸長回路２６の出力値とを比較して、動き
信号を出力する。２８はＯＲゲート、２９は強制動画設
定端子である。ＯＲゲートは第３の比較器２６の出力と
強制動画設定端子２９とを入力として、動き信号出力端
子１６にその出力が接続されている。

以上のように構成された従来の動き検出回路について、
以下その動作を説明する。まず、この動き検出回路はデ
ジタル映像信号入力端子１４に。

ＮＴＳＣ方式の複合映像信号が入力されていると仮定し
ている。従って、第３図において、遅延回路３でＹ／Ｃ
分離を行なっているとする。ＮＴＳＣ方式の複合映像信
号では、色信号が輝度信号の高周波帯域に多重されてお
シ、シかも、変調色信号の搬送波は１フレームで逆相、
２フレームで同相となる。従って、動きを検出するため
に単純に１フレーム差をとるセけにはいかず、輝度の低
域成分と、色成分および輝度の高域成分の２つに分けて
検出する。前者は第３の減算器１７によシフレーム間差
をとって第３のローパスフィルり１９により２．５　Ｍ
　１（ｚａ　ＩＩＩＥまでの成分を抽出することで実現
している。後者は減算器１８により２フレ一ム間差をと
って、バンドバスフイμり２ｏによシ２．６Ｍ〜４．２
Ｍ）ｉｚの間の成分を抽出することで実現している。最
大値選択回路（２）　２１は、こうして抽出した出力値
の大きい方を選択するもので。

これがフレーム間差検出の出力である。第２の比較器２
２では４値入力端子２３の値と比較して。

第一次の動き信号を出力する。なお、この刷喧入力端子
２３の値は固定値ではなく１例えば、空間的なエツジ部
ではサンプリングのタイミングのずれ等で誤ったフレー
ム間差出力が出やすいため静止寄シに値を制御すること
を行なっている。このようにして合成された第２の比較
器２２の出力成分の中には、まだ雑音成分が多く残って
おり、第２の領域加算回路２４にて空間的に孤立してい
る雑音は除去する。

領域加算回路の構成例について、第７図を参照して説明
する。第７図は従来の動き検出回路に使用されている領
域加算回路の一例のブロック図である。図において、３
０は信号入力端子で第２の比較器２２の出力に接１涜さ
れている。３１は信号出力端子で時空間伸長回路２５に
接続されている。

３２〜３６は直列に接続された４個のラインメモリであ
る。３６はラインメモリによって作りだされたライン方
向に６つの時刻のデータの和をとる加算器ムである。３
７〜４０は直列に接続されたラッチ４個で、先頭には加
算器ム３６の出力が入力されている。これらのラッチ３
７〜４０によって作シ出された水平方向５つの時刻のデ
ータの和をとるのが、４１の加算器Ｂである。加算器Ｂ
４１の出力が信号出力端子３１に接続されている。すな
わち、第２の領域加算回路２４の出力は第２の比較器２
２の各画素における出力データを、６ライン×６画素＝
２６画素分について徳利を取ったものである。この徳利
の値により、６ライン×６画素の領域の中心の画素の動
静を判定することで単発ノイズ等による動きの誤検出を
防ぐ。

次に、さらに第６図において１時間空間伸長回路２６で
は、動きの検出漏れを防ぐ回路で、第２の領域加算回路
２４の出力を、過去のデータ、周辺画素のデータと比較
をとり、これら時空間の情報が動きと判定されるデータ
なら、そちらの方の値を選択する。第３の比較器２６で
は走査線補間用のスイッチ８（第３囚）の制御ステップ
に応じて、ここでは動、中間、静の３ステツプに時空間
伸長回！２５の出力を開直入力端子２７の値に従って分
類して出力する。通常は強制動画設定端子２９の値は０
にしておくので、第３の比較器２ｅの出力はＯＲゲート
２８を介して動き信号出力端子１６へと伝えられ、走査
、線補間用スイッチ８を制御する。前述したように、意
図的なフィールドフリッカをさせている映像信号が入力
された場合フレーム間差では動きが検出されず１例えば
、立体ＶＨＤでは、左目の情報と右目の情報を交互のフ
ィールドで伝送するため、フレーム間差では静止と判定
され、左目と右目の情報がフィールド間補間されてしま
う。従って、商品化にあたり、このような信号源を入力
する時は１強制動画設定端子２９を、使用者がスイッチ
で切換え、１に切替るようにした。すなわち、動き信号
出力端子１６の出力値はＯＲゲート２８によシ“”１１
”に固定され、スイッチ８は常にフィーμド内浦間を行
うようになる。

発明が解決しようとする課題 しかしながら、上記の構成ではフィールドフリッカする
信号源の場合はスイッチの切換えという従来のアナログ
・テレビジ冒ン受像機にはなかった負担が使用者にかか
る。さらに、放送においても番組やシーンによってフィ
ールドフリッカが生じることがあ〕、同様の劣化が生じ
るが、これらに対しては、使用者によるスイッチ切換え
という対応では解決困離である。

本発明は上記課題に鑑み、インターレース妨害は除去し
つつ、信号源に含まれていた面状のフィールドフリッカ
は忠実に再現できるような順次走査変換を行なうために
用いて最適な動き検出回路を提供することを目的とする
ものである。

課題を解決するための手段 上記課題を解決するために、本発明の動き検出回路は、
入力映像信号のフィールド間差検出回路と、フィールド
間差検出回路の出力に接続された第１の領域加算回路と
、入力映像信号のフレーム間差検出回路と、フレーム間
差検出回路の出力に接続された第２の領域加算回路と、
第１の領域加算回路と第２の領域加算回路との出力に妾
続された動き信号合成回路とを備えた構成を有するもの
である。

作用 本発明は、上記した構成によって、ラインフリッカ以外
のフィールドフリッカをフィールド間差検出回路で検出
し、フレーム間差検出回路の出力と動き信号合成回路で
合成して順次走査変換回路の動き適応制御を行うことに
より、ラインフリッカしている部分はフィールド間走査
線補間をしてインターレース妨害を防ぎ、面状のフィー
ルドフリッカ部分はフィールド円走査線補間をして信号
源に忠実な再生を行うことができる。

実施例 以下、本発明の一実施例の動き検出回路につぃて、図面
を参照しながら説明する。第１図は本発明の一実施例に
おける動き検出回路のブロック図を示すものである。

第１図において、１４はデジタル映像信号入力端子、１
６は動き信号出力端子、１６はフレームメモリ、１７は
第３の減算器、１８は第４の減算ｉ、１９は第３のロー
パスフィルタ、２０はバンドパスフィルタ、２１は第２
の最大値選択回路。

２２は第２の比較器、２３は閾値入力端子、２４は頭載
加算回路、２６は時空間伸長回路、２６は第３の比較器
、２７は閾値入力端子で、以上は第６図の従来例と同様
の動作をするものであシ、同一番号を付す。５０．５１
は第１．第２のフィールドメモリで、各々入力映像信号
を２６２Ｈ遅延して出力する。６２はラインメモリで、
入力映像信号を１Ｈ遅延して出力する。６３は第１の減
算器、５４は第２の減算器、６５は第１のローパスフィ
ルタ、６６は第２のローパスフィルタ、６７は最小値選
択回路で、第１のローパスフィルタ５５と第２のローパ
スフィルタ６６の出力の値を比較し、小さい方を選択し
て出力する。６８は第１の比較器、６９は閾値入力端子
、６ｏは第１の領域加算回路、６１は乗算器、６２は第
１の最大値選択回路である。第１の最大値選択回路６２
は乗算器６１と第２の領域加算回路２４との出力値を比
較し大きい方を選択して時空間伸長回路２６へと出力す
る。

以上のように構成された動き検出回路について以下第２
図を参照しその動作を説明する。第２図は動き検出の画
素関係図である。図において、ｆはメモリ入出力の画素
関係を第４図と同様に横軸をフィールド方向、縦軸ライ
ン方向の時間関係で記したものである。第１のフィール
ドメモリ６゜の入力時刻が画素ムとすると、第１のフィ
ールドメモリ５０の出力は２６２Ｈ前の画素Ｂの時刻で
ある。ラインメモリ６２の出力はさらに１Ｈ前の画素Ｃ
，第２のフィールドメモリ６２の出力はさらに２６２Ｈ
前の画素り、フレームメモリ１６の出力はさらに５２６
Ｈ前の画素Ｘということになる。第３の減算器１７は画
素ムと画素りの引き算。

つまり１丁Ｒ１フレーム差であり、又、第４の減算器１
８は画素ムと画素Ｘの引き算、つまり、１度２フレーム
差であり、第６図のフレーム間差検出と同様の動差であ
ることがわかる。

次に、フィールド間差検出について説明する。

第１の減算器６３は１画素ムと画素Ｂの引き算を行い、
第２の減算器６４は画素ムと画素Ｃとの引き算を行う。

第１の減算器６３．第２の減算器６４の出力は、各々第
１のローパスフィルタ６６、第２のローパスフィルタ６
６によＪ）、２．５ＭＨｚ以下の輝度信号成分のみを抽
出される。フィールドフリッカの検出は輝度信号の低減
成分のみで十分であるからである。そして、最小値選択
回路６７で第１のローパスフィルタ６６と第２のローパ
スフィルタ６６の各出力を比較して、小さい方を選択し
て出力する。

第２図ｇのラインフリッカの画素関係の場合とｈの面状
フィールドフリッカの画素関係の場合について、最小値
選択回路６７の出力について考える。ｇ、ｈについて時
間軸は省略しているが、ｆと同じである。また、ｇ、ｈ
の左側は、インターレース状態での画素関係であり、右
側は順次走査変換後の画素関係である。単純化のためＯ
印は白色のラインとし、・印は黒色のラインとする。

まず１ｇのラインフリッカの画素関係では、左側のイン
ターレース状態の図は、中央以下が黒色。

中央以上が白色の場合を示している。このような映像信
号をＣＲＴに表示すると、白黒の境界付近で走査電子線
の広がりの巾で、３０１−１ｚのちらつき妨害が検知さ
れる。このような映像信号をデジタル映像信号入力端子
１４に入力した場合、白黒の境界付近で第１の減算器６
３．又は、第２の減算器６４のどちらか一方のみフィー
ルド差が検出される。図中にフィールド差が検出される
場合を矢印で示している。しかし、これは一方のみの減
算器であるから、最小値選択回路６７の出力は０となる
。従って、第１の比較器６８、第１の領域加算回路ＳＯ
１乗算器６１の各出力は０で、第１の最大値検出回路６
２へはＯが出力される。

一方、フレーム間差検出は、ぎの画素関係では従来例で
の説明のとおシ、こちらも０になる。つまり、第１の最
大値選択回路６２の出力は常に０で、動き信号出力端子
１６には、フィールド間補間を指示する信号が出力され
、これによシ順次走査変換すると１ｇの右図のようにラ
インフリッカ妨害のない画像を表示できる。

次に、ｈの画状フィールドフリッカの画素関係の信号に
ついて考える。これは、フィールド単位で白色と黒色が
交互に〈シ返されている場合である。フレーム間差検出
は、この場合も出されない。

従って、第２の領域加算回路２４の出力は０であシ、こ
のままでは順次走査変換後は、−本おきに白色と黒色の
ラインが並ぶことになる。しかし、フィールド間差検出
用の第１の減算器６３、第２の減算器６４は共に差を検
出するので、最小値選択回路６７の出力に検出され、こ
れが伝わって最大値選択回路６２の出力に動き信号が発
生する。

従って１面状フィールドフリッカの信号を、本特許の動
き検出回路によシ制御して順次走査変換するとｈの右図
のように、やは９１面状にフィールドフリッカするよう
な信号源に忠実な再生ができる。最小値選択回路６７の
出力で直接に動き信号出力端子１６の値を切替えず、第
１の領域加算回路６０．乗算器６１．第１の最大値選択
回路６２を介している理由は、斜め線のラインフリッカ
等がフィールド間差検出回路にかかる可能性があシそれ
を除去するためである。第１の領域加算回路６０は構成
方法は第７図で説明した第２の領域加算回路２４と同様
であるが、ラッチ３７〜４０のを減少しくあるいは削除
し）１画面の垂直方向の相関を重視する。この場合、フ
レーム間差検出とフィールド間差検出との重み付けの関
係上１乗算器６１によシ、フィールド間差検出の方を倍
程度に大きくシ、第１の最大値選択回路へと入力する。

以上のように、本実施例によれば、ラインフリッカ以外
のフィールドフリッカをフィールド間差検出回路で検出
し、フレーム間差検出回路の出力と合成することで、ラ
インフリッカ以外の３０比の動きは、信号源に忠実に再
現できる。

なお１以上の説明ｄＮ　Ｔ　Ｓ　Ｏ方式の映像信号を扱
うものとして説明したが、２フィールドで１フレームを
構成する方式の映像信号であれば、同様の回路構成で同
じ効果を期待できる。

又１色信号が多重されていないベースバンドの信号の場
合は、フレーム間差検出は１フレーム差検出のみでよい
。

発明の効果 以上のように、本発明は、入力映像信号のフィールド間
差検出回路と、フィールド間差検出回路の出力に接続さ
れた第１の領域加算回路と、入力映像信号のフレーム間
差検出回路と、フレーム間差検出回路の出力に接続され
た第２の領域加算回路と、第１の領域加算回路と第２の
領域加算回路との出力に接続された動き信号合成回路と
を設けることＫよシ、ラインフリッカ以外のフィールド
フリッカをフィールド間差検出回路で検出し、フレーム
間差検出回路の出力と動き信号合成回路で合成して、順
次走査変換回路の動き適応制御を行うことｋよシ、ライ
ンフリッカ妨害を除去するという、順次走査変換の良さ
は残したまま、信号源に含まれていた面状のフィールド
フリッカは忠実に再現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における動き検出回路のブロ
ック図、第２図はその動作を説明するための画素関係図
、第３図はこの動き演出回路が使用される順次走査変換
回路の構成例のブロック図、第４図はその順次走査変換
を説明するための補間画素関係説明図、第６図はその１
音速変換動作を説明するためのタイミングチャート、第
６図は従来例における動き検出回路の一例のブロック図
、第７図は動き演出回路に使用される領域加算回路の一
例のブロック図である。 １４・・・・・・デジタル映像信号入力端子、１５・・
・・・・動き信号出力端子、１６・・・・・・フレーム
メモリ、１７・・・・・・第３の減算器、１８・・・・
・・第４の減算器。 １９・・・・・・第３のローパスフィルタ、２０・・・
・・・バンドパスフィルタ、２１・・・・・・第２の最
大値選択回路。 ２２・・・・・・第２の比較器、２４・・・・・・第２
の領域加算回路、６０・・・・・・第１のフィールドメ
モリ、６１・・・・・第２のフィールドメモリ、６２・
・−・・・フィンメモリ、５３・・・・・・第１の減算
器、５４・・・・・・第２の減算ｔ！、５５・・・・・
・第１のローパスフィルり、６６・・・・・・第２のロ
ーパスフィルタ、６７・・・・・・最小値選択回路、６
８・・・・・・第１の比較器、６０・・・・・・第１の
領域加算回路、６１・・・・・・乗算器、６２・・・・
・・第１の最大値選択回路。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名メモ
リへ出力のｄト隈関イ糸 （’７ｔ　　％４ンフリーンｆｆのＡｔｊ’ｌｌＪ、ａ
ｊ枚フィールＹ７υ、、カの晶免開ｆ太派 第 図 第 Ｂキ間

Claims (1)

1. 【特許請求の範囲】 （１）２フィールドで１フレームを構成する方式の映像
   信号の入力端子と、映像信号の入力端子に接続された第
   １のフィールドメモリと、この第１のフィールドメモリ
   の出力側に接続されたラインメモリと、前記第１のフィ
   ールドメモリの入力信号と出力信号との差をとる第１の
   減算器と、この第１の減算器の出力側に接続された第１
   のローパスフィルタと、前記第１のフィールドメモリの
   入力信号と前記ラインメモリの出力信号との差をとる第
   ２の減算器と、この第２の減算器の出力側に接続された
   第２のローパスフィルタと、前記第１のローパスフィル
   タの出力信号と前記第２のローパスフィルタの出力信号
   との値を比較して小さい方を選択して出力する最小値選
   択回路とを備えたことを特徴とする動き検出回路。 （２）２フィールドで４フレームを構成する方式の映像
   信号の入力端子に接続された第１のフィールドメモリと
   この第１のフィールドメモリの出力側に接続されたライ
   ンメモリと、前記第１のフィールドメモリの入力信号と
   出力信号との差をとる第１の減算器と、この第１の減算
   器の出力側に接続された第１のローパスフィルタと、前
   記第１のフィールドメモリの入力信号と前記ラインメモ
   リの出力信号との差をとる第２の減算器と、この第２の
   減算器の出力側に接続された第２のローパスフィルタと
   、前記第１のローパスフィルタの出力と前記第２のロー
   パスフィルタの出力との値を比較して小さい方を選択し
   て出力する最小値選択回路と、この最小値選択回路の出
   力側に接続された第１の比較器とにより構成されるフィ
   ールド間差検出回路と、このフィールド間差検出回路の
   出力側に接続された領域加算回路とを備えたことを特徴
   とする動き検出回路。 （ａ）２フィールドで１フレームを構成する方式の映像
   信号の入力端子と、入力映像信号のフィールド間差検出
   回路と、フィールド間差検出回路の出力に接続された第
   １の領域加算回路と、前記入力映像信号のフレーム間差
   検出回路と、フレーム間差検出回路の出力に接続された
   第２の領域加算回路と、前記第１の領域加算回路と前記
   第２の領域加算回路との出力に接続された動き信号合成
   回路とを備えたことを特徴とする動き検出回路。 （４）直列に接続されたｊ個のラインメモリと、各ライ
   ンメモリの出力及び先頭のラインメモリの入力の計（ｊ
   ＋１）箇所のデータ和をとる加算器Ａと、加算器Ａの出
   力に直列に接続されたｋ個のラッチと、各ラッチの出力
   及び先頭のラッチの入力の計（ｋ＋１）箇所のデータ和
   をとる加算器Ｂとにより構成される第１の領域加算回路
   と、直列に接続された１個のラインメモリと各ラインメ
   モリの出力及び先頭のラインメモリの入力の計（ｍ＋１
   ）箇所のデータ和をとる加算器Ｃと、加算器Ｃの出力に
   直列に接続されたｎ個のラッチと、各ラッチの出力及び
   先頭のラッチの入力の計（ｎ＋１）箇所のデータ和をと
   る加算器Ｄとにより構成される第２の領域加算回路とを
   備えたことを特徴とする請求項３記載の動き検出回路。 （５）ｋの値がｎの値よりも小さいことを特徴とする請
   求項４記載の動き検出回路。 （６）ｋの値が０であることを特徴とする請求項４記載
   の動き検出回路。 （７）第１の領域加算回路の出力をｉ倍する乗算器と、
   乗算器の出力信号と第２の領域加算回路の出力信号とを
   比較して大きい方を選択して出力する第１の最大値選択
   回路を備えた動き信号合成回路を備えたことを特徴とす
   る請求項４記載の動き検出回路。 （８）前記乗算器の１の値を２とした動き信号合成回路
   を備えたことを特徴とする請求項７記載の動き検出回路
   。 （９）入力映像信号の１フレーム差をとる第３の減算器
   と、この第３の減算器の出力側に接続された第３のロー
   パスフィルタと、前記入力映像信号の２フレーム差をと
   る第４の減算器と、この第４の減算器の出力側に接続さ
   れたバンドパスフィルタと、前記第３のローパスフィル
   タの出力信号と前記バンドパスフィルタの出力信号とを
   比較して大きい方を選択して出力する第２の最大値選択
   回路と、この第２の最大値選択回路の出力側に接続され
   た第２の比較器とを備えたフレーム間差検出回路を備え
   たことを特徴とする請求項４記載の動き検出回路。